JPS598061B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS598061B2 JPS598061B2 JP15531076A JP15531076A JPS598061B2 JP S598061 B2 JPS598061 B2 JP S598061B2 JP 15531076 A JP15531076 A JP 15531076A JP 15531076 A JP15531076 A JP 15531076A JP S598061 B2 JPS598061 B2 JP S598061B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon nitride
- silicon
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に金属一絶縁膜−半
導体型電界効果トランジスタ（ＭＩＳＦＥＴ）の製造方
法に関する。
導体型電界効果トランジスタ（ＭＩＳＦＥＴ）の製造方
法に関する。
従来ＭＩＳＦＥＴは、高速化、小型化、低消費電力化に
向けて開発が続けられてきており、特に大容量、高速集
積回路（ＩＣ）を構成する場合にはこのデバイスが基本
となるため、それらの要求は大きい。
向けて開発が続けられてきており、特に大容量、高速集
積回路（ＩＣ）を構成する場合にはこのデバイスが基本
となるため、それらの要求は大きい。
具体的に、これらの目的に用いるＭＩＳＦＥＴの特性は
、ゲート絶縁耐圧、ドレイン耐圧、利得の均一性、浮遊
容量の低減、不必要な漏洩電流の低減が必要である。従
来、Ｓｉを基本としたＩＣの構成においては、その結晶
性の改善とあいまつて、その表面へ生成する二酸化シリ
コンＳｉＯ２膜の生成に伴い積層欠陥（Ｓｔａｃｋｉｎ
ｇｆａｖｌｔｓ）がＳｉ基板に発生することおよびＳｉ
表面に観察されるシヤローピツト（ Ｓｈａｌｌｏｗｐ
ｉｔｓ）がデバイスの特性に影響を与えることが明らか
にされてきた。これらの欠陥の発生はＳｉ基板中に含ま
れる各種の不純物又はウェーハ処理中に表面に付着した
不純物を核とすることが見い出されており、この不純物
を除去することにより前述の欠陥の発生を低減すること
が行われている。具体的には、Ｓｉ基板の背面にＡｒイ
オンの照射等により欠陥を作つたり、ＰＳＧ膜等を付着
させたりして、ケツタ効果をもつ層を形成し、アニール
を行い、Ｓｉ基板中の重金属等の速い拡散を利用して不
活性な状態に固定する。この他、ＳｉＯ２膜の生成時に
ハロゲンガスを含めることにより、積層欠陥の発生を低
減させることも可能である。しかしながら、従来の方法
は工程が複雑であつたり、その後の製造工程が制限され
たり、又、効果が必ずしも充分でなかつたりする欠点を
有する。本発明は、従来の方法とは異る方法により、用
いるＳｉウェハー中の又は表面の不純物をゲツタリング
し、デバイスの高性能特性を実現する有効な手段を提供
するもので、工程がきわめて簡単で多数のウェハーを再
現性よくバッチ処理できる特徴を有する。
、ゲート絶縁耐圧、ドレイン耐圧、利得の均一性、浮遊
容量の低減、不必要な漏洩電流の低減が必要である。従
来、Ｓｉを基本としたＩＣの構成においては、その結晶
性の改善とあいまつて、その表面へ生成する二酸化シリ
コンＳｉＯ２膜の生成に伴い積層欠陥（Ｓｔａｃｋｉｎ
ｇｆａｖｌｔｓ）がＳｉ基板に発生することおよびＳｉ
表面に観察されるシヤローピツト（ Ｓｈａｌｌｏｗｐ
ｉｔｓ）がデバイスの特性に影響を与えることが明らか
にされてきた。これらの欠陥の発生はＳｉ基板中に含ま
れる各種の不純物又はウェーハ処理中に表面に付着した
不純物を核とすることが見い出されており、この不純物
を除去することにより前述の欠陥の発生を低減すること
が行われている。具体的には、Ｓｉ基板の背面にＡｒイ
オンの照射等により欠陥を作つたり、ＰＳＧ膜等を付着
させたりして、ケツタ効果をもつ層を形成し、アニール
を行い、Ｓｉ基板中の重金属等の速い拡散を利用して不
活性な状態に固定する。この他、ＳｉＯ２膜の生成時に
ハロゲンガスを含めることにより、積層欠陥の発生を低
減させることも可能である。しかしながら、従来の方法
は工程が複雑であつたり、その後の製造工程が制限され
たり、又、効果が必ずしも充分でなかつたりする欠点を
有する。本発明は、従来の方法とは異る方法により、用
いるＳｉウェハー中の又は表面の不純物をゲツタリング
し、デバイスの高性能特性を実現する有効な手段を提供
するもので、工程がきわめて簡単で多数のウェハーを再
現性よくバッチ処理できる特徴を有する。
本発明は、Ｓｉウェハーの表面に基板の直接熱゛窒化反
応により５１窒化膜を生成することを基本とし、該５１
窒化膜の有する重金属イオン等のゲツタリング効果を用
いて、Ｓｉ基板から不純物を実質的に除去するものであ
る。
応により５１窒化膜を生成することを基本とし、該５１
窒化膜の有する重金属イオン等のゲツタリング効果を用
いて、Ｓｉ基板から不純物を実質的に除去するものであ
る。
Ｓｉ窒化膜は、従来重金属やアルカリイオンを吸い出し
、固定する効果をもつことは良く知られており、これは
Ｓｉ窒化膜の高い緻密性のために、内蔵された不純物等
の原子は外部へ拡散し難いことに起因している。本発明
においては、該Ｓｉ窒化膜をＳｉ基板の背面に生成する
ことにより、効果を発するが、活性層であるＳｌ基板表
面にＳｉ窒化膜を生成し、後にこれを内蔵した不純物と
共に除去し、しかる後にその表面にＳｉ酸化膜等の膜を
生成することも可能である。後者の場合には、ＳｌＯ２
をきわめて清浄に生成することができ、その絶縁耐圧の
高耐圧化面内均一性を図ることが可能である。本発明に
よれば、気相成長によりＳｌ窒化膜を被着した場合の如
く、Ｓｌ基板表面との間に薄いＳｉ酸化膜が介在してし
まうようなことがないため、ゲツタリングの効果が大き
い。次に本発明の実施例について説明する。
、固定する効果をもつことは良く知られており、これは
Ｓｉ窒化膜の高い緻密性のために、内蔵された不純物等
の原子は外部へ拡散し難いことに起因している。本発明
においては、該Ｓｉ窒化膜をＳｉ基板の背面に生成する
ことにより、効果を発するが、活性層であるＳｌ基板表
面にＳｉ窒化膜を生成し、後にこれを内蔵した不純物と
共に除去し、しかる後にその表面にＳｉ酸化膜等の膜を
生成することも可能である。後者の場合には、ＳｌＯ２
をきわめて清浄に生成することができ、その絶縁耐圧の
高耐圧化面内均一性を図ることが可能である。本発明に
よれば、気相成長によりＳｌ窒化膜を被着した場合の如
く、Ｓｌ基板表面との間に薄いＳｉ酸化膜が介在してし
まうようなことがないため、ゲツタリングの効果が大き
い。次に本発明の実施例について説明する。
第１図〜第５図は本発明の実施例によるＭＩＳＦＥＴの
製造工程である。第１図の１はＳｉ基板で、ｎチヤネル
素子を製作する場合はＰ形基板を用いる。Ｓｌ基板１を
化学エツチし、清浄化した後、例えばきわめて純化した
窒素ガス中で１２５０℃で５分間加熱し、約１００λの
シリコン窒化膜２、３をＳｌ基板１の表面、背面夫々に
形成する。この工程でＳｌ基板１内に含まれるＡｕ，Ｃ
ｕ，Ｆｅ，Ｎａ等の不純物は容易に拡散し、表面のシリ
コン窒化膜２，３中に固定される。第２図〜第５図はそ
の後の工程である。初めに、シリコン窒化膜２を除去し
、その後フイールド酸化膜４を熱酸化によつて約５００
０への厚さに生成する。次にチヤネル領域５の窓をあけ
る。第３図では５の領域にゲート酸化膜６を熱酸化によ
り生成後、多結晶Ｓｉゲート７を付着形成する。第４図
では、ＰＳＧ膜１０を付着し、多結晶Ｓｉゲート７を低
抵抗化すると共にソース、ドレイン領域とするｎ＋拡散
層８Ｗ，９を形成する。第５図では、ソース、ドレイン
コンタクト窓をあけ、夫々の電極１１，１２をＡｌ等に
より形成し完成する。この実施例において、Ｓｉ基板内
および表面には、前述の積層欠陥等を発生する核となる
重金属不純物が除去されているため、フイールドおよび
ゲート酸化工程において発生する欠陥が少し、均一な特
性が得られ、製品の歩留りが高い。さらにソース、ドレ
インｎ＋拡散層およびその周囲に形成される空乏層中に
おいても重金属等の不純物がなくなるため、理想に近い
Ｐｎ接合が構成でき、特にその逆方向リーク電流すなわ
ちドレインの漏れ電流が小さい。
製造工程である。第１図の１はＳｉ基板で、ｎチヤネル
素子を製作する場合はＰ形基板を用いる。Ｓｌ基板１を
化学エツチし、清浄化した後、例えばきわめて純化した
窒素ガス中で１２５０℃で５分間加熱し、約１００λの
シリコン窒化膜２、３をＳｌ基板１の表面、背面夫々に
形成する。この工程でＳｌ基板１内に含まれるＡｕ，Ｃ
ｕ，Ｆｅ，Ｎａ等の不純物は容易に拡散し、表面のシリ
コン窒化膜２，３中に固定される。第２図〜第５図はそ
の後の工程である。初めに、シリコン窒化膜２を除去し
、その後フイールド酸化膜４を熱酸化によつて約５００
０への厚さに生成する。次にチヤネル領域５の窓をあけ
る。第３図では５の領域にゲート酸化膜６を熱酸化によ
り生成後、多結晶Ｓｉゲート７を付着形成する。第４図
では、ＰＳＧ膜１０を付着し、多結晶Ｓｉゲート７を低
抵抗化すると共にソース、ドレイン領域とするｎ＋拡散
層８Ｗ，９を形成する。第５図では、ソース、ドレイン
コンタクト窓をあけ、夫々の電極１１，１２をＡｌ等に
より形成し完成する。この実施例において、Ｓｉ基板内
および表面には、前述の積層欠陥等を発生する核となる
重金属不純物が除去されているため、フイールドおよび
ゲート酸化工程において発生する欠陥が少し、均一な特
性が得られ、製品の歩留りが高い。さらにソース、ドレ
インｎ＋拡散層およびその周囲に形成される空乏層中に
おいても重金属等の不純物がなくなるため、理想に近い
Ｐｎ接合が構成でき、特にその逆方向リーク電流すなわ
ちドレインの漏れ電流が小さい。
これはデバイスの低消費電力化に有利であり、特に大容
量、高集積化デバイスにとつては、有効に作用するため
本発明の実用効果は大きい。さらに付加的な効果として
、基板背面にＳｉ窒化膜を付着しているため、基板外部
例えば各種の工程におけるサセプターからの汚染に対し
てバリアが形成されており、汚染を防げる利点を有する
。
量、高集積化デバイスにとつては、有効に作用するため
本発明の実用効果は大きい。さらに付加的な効果として
、基板背面にＳｉ窒化膜を付着しているため、基板外部
例えば各種の工程におけるサセプターからの汚染に対し
てバリアが形成されており、汚染を防げる利点を有する
。
第１図〜第５図は本発明実施例の工程説明図である。
１・・・・・・Ｓｉ基板、２，３・・・・・・シリコン
窒化膜、４，６・・・・・・シリコン酸化膜、７・・・
・・・多結晶シリコンゲート、１０・・・・・・ＰＳＧ
膜。
窒化膜、４，６・・・・・・シリコン酸化膜、７・・・
・・・多結晶シリコンゲート、１０・・・・・・ＰＳＧ
膜。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板を直接熱窒化反応により窒素原子と反
応させ、実質的にシリコン窒化膜あるいはシリコン窒化
物を含む層を形成し、しかる後に、該シリコン窒化膜あ
るいはシリコン窒化物を含む層を除去した後該シリコン
表面上にシリコン酸化膜を生成することを特徴とする半
導体装置の製造方法。 ２ 前記シリコン基板の表裏面に、前記シリコン窒化膜
あるいはシリコン窒化物を含む層を形成し、しかる後に
表面のみ該シリコン窒化膜あるいはシリコン窒化物を含
む層を除去し、その除去面にシリコン酸化膜を生成する
ことを特徴とする特許請求の範囲１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15531076A JPS598061B2 (ja) | 1976-12-23 | 1976-12-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15531076A JPS598061B2 (ja) | 1976-12-23 | 1976-12-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5378775A JPS5378775A (en) | 1978-07-12 |
| JPS598061B2 true JPS598061B2 (ja) | 1984-02-22 |
Family
ID=15603087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15531076A Expired JPS598061B2 (ja) | 1976-12-23 | 1976-12-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598061B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197974U (ja) * | 1987-06-03 | 1988-12-20 | ||
| JPS6446580A (en) * | 1987-08-12 | 1989-02-21 | Mitsubishi Aluminium | Heat exchanger |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828353B2 (ja) * | 1988-12-28 | 1996-03-21 | 東芝セラミックス株式会社 | 保管用保護被膜付きシリコンウエハ及びシリコンウエハの保管用保護被膜の形成方法 |
-
1976
- 1976-12-23 JP JP15531076A patent/JPS598061B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197974U (ja) * | 1987-06-03 | 1988-12-20 | ||
| JPS6446580A (en) * | 1987-08-12 | 1989-02-21 | Mitsubishi Aluminium | Heat exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5378775A (en) | 1978-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI476822B (zh) | 金屬高介電常數場效電晶體之雙金屬與雙介電質整合 | |
| EP0205613B1 (en) | A process for forming nitrided silicon dioxide layers for semiconductor integrated circuits | |
| CN104347418B (zh) | Mos晶体管的形成方法 | |
| JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
| US7160771B2 (en) | Forming gate oxides having multiple thicknesses | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| JP2004335756A (ja) | 半導体装置及びその製造方法 | |
| US20020001909A1 (en) | Process for fabricating MOS semiconductor transistor | |
| JPS598061B2 (ja) | 半導体装置の製造方法 | |
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| Xu et al. | Characterization of 1.9-and 1.4-nm ultrathin gate oxynitride by oxidation of nitrogen-implanted silicon substrate | |
| US7943479B2 (en) | Integration of high-k metal gate stack into direct silicon bonding (DSB) hybrid orientation technology (HOT) pMOS process flow | |
| CN106816368B (zh) | 半导体结构和cmos晶体管的形成方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JP4261276B2 (ja) | 半導体装置の製造方法 | |
| JP2001085392A (ja) | 半導体装置の製造方法 | |
| JPS5912021B2 (ja) | 半導体装置の製造方法 | |
| JP2000315662A (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US20070267706A1 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| JP2005019885A (ja) | 半導体装置及びその製造方法 | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPS6057974A (ja) | 半導体装置の製造方法 |