JPS6057974A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多結晶シリコンを第１層とし金属あるいは金属
シリサイドを第２層とするゲート材料を有する半導体装
置の製造方法に関するものである。

従来例の構成とその問題点 半導体装置はますます高密度化すなわち微細化される傾
向にあり、そのための様々な問題が明らかになってきて
いる。その問題点のひとつとして、従来用いられてきた
多結晶シリコンゲートではゲート材料である多結晶シリ
コンの抵抗が高いため微細化されていくに従って配線に
よる信号の遅延をもたらすということがある。この配線
遅延についてはゲート材料を多結晶シリコンからよシ低
抵抗である金属あるいは金属シリサイドあるいはこれら
と多結晶シリコンとの２層構造に置き換えることにより
改善が図られている。

多結晶シリコンを低抵抗材料に置き換える場合、多結晶
シリコンゲートプロセスの特長あるいはプロセスの互換
性をできるかぎり失なわないことが望ましい。１０００
“°Ｃ程度の耐熱性を有し、ソース、ドレインのセルフ
ァライン拡散が可能であるという特長を持つＭＯやＷの
ような高融点金属や上記２つの特長に加えて耐酸化性と
弗酸などに対する耐薬品性などの特長をもつ高融点金属
クリサイドが、ゲートの配線抵抗を低くする材料として
使われ始めている。しかしながら高融点金属や高融点金
属シリサイドを多結晶シリコンと単に置き換えることは
できない。なぜなら、高融点金属あるいは高融点金属シ
リサイドは現在では原料としての純度が悪くトランジス
タの動作に影響を与えるＮａイオンのような可動イオン
を含んでいること、またこれらの材料は多結晶シリコン
と仕事関数が異なることからトランジスタ特性が変わる
ということがあるからである。このような欠点を取シ除
くべく採用されているのが、多結晶シリコン第１層、高
融点金属あるいは高融点金属シリサイドを第２層とする
２層構造である。この２層構造を採用すれば、第１層目
の多結晶シリコンの存在により第２層目の材料に含捷れ
るアルカリイオン等の可動イオンの拡散が防止でき、か
つトランジスタ特性は第１層目の多結晶シリコンで規定
されるため多結晶シリコンゲートと変わらず、ゲート形
成以外のプロセスは多結晶シリコンゲートプロセスと同
様でよい。

上記の２層ゲート構造の従来プロセスの１例を第１図に
示す。シリコン基板１上にフィールド酸化膜２、ゲート
酸化膜３を形成したのち、約２０００〜３０００へのＮ
＋拡散された多結晶シリコン層４を形成する（第１図ａ
）。この多結晶シリコンへのＮ型不純物の導入は多結晶
シリコンの堆積時に同時に行なう場合もあり、またアン
ドープの多結晶シリコンを堆積したのちにＮ＋拡散する
場合もある。この多結晶シリコンへのＮ＋ドーピングは
トランジスタ特性を安定化させるためのものである。Ｎ
＋拡散された多結晶シリコン上に高融点金属あるいは高
融点金属シリサイド５を堆積する申）。たとえば、約２
０００〜３０００へのＭｏ５１２をスパッタ法によシ堆
積する。次にフォトレジストでゲートパターン形成し、
２層膜をエツチングする（Ｃ）。ゲートパターン形成の
のち、たとえば第２層がＭＯＳｉ２の場合には、１００
０”Ｃ，３０分の熱処理を窒素雰囲気中で行ないＭｏＳ
　ｉ２の抵抗を下げる。その後の、ソース・ドレイン６
をイオン注入して形成（ｄ）、層間絶縁膜形成、Ａｌ電
極形成、パッシベーション膜形成などは通常の多結晶シ
リコンゲートプロセスと同様である。

先に述べたように２層構造にすると、高融点金属やその
シリサイドを単独で用いる場合に比べてすぐれた特長を
有するが、以下に述べるような問題点がある。そのひと
つが、ゲート酸化膜の耐圧の劣化である。半導体装置の
製造には現在一般的に９００”Ｃ以上の熱処理が必要と
され、特にゲート材料としてＭｏ　Ｓ　ｉ　２　、　Ｗ
Ｓ　１２のような高融点金属シリサイドを用いる場合に
はその抵抗を下げるために約１０００°Ｃの熱処理が必
要とされる。ゲート材料形成後このような熱処理を加え
ると、グー１酸化膜の耐圧が劣化する。この耐圧劣化は
、第１層多結晶シリコンの膜厚に依存することが判明し
ている。

第２図に２６０μｍ角のＭＯＳダイオード（ゲート酸化
膜厚３５０人）の耐圧の多結晶シリコン膜厚依存性を示
す。この図より１多結晶シリコン膜厚が約１６００Å以
上でないとゲート酸化膜耐圧の歩留が急激に低下するこ
とがわかる。半導体装置の微細化が問題となってきてい
る現在、横方向の微細化だけでなく、縦方向の微細化ま
たは平坦化が必要とされている。ゲートとして２層構造
を用いる場合、第２層目の高融点金属あるいは高融点金
属シリサイドもゲート材料として抵抗を低くするためあ
る程度の膜厚が必要とされるので、第１層目の多結晶シ
リコン層もできるだけ薄く形成することが望まれる。し
かしながらゲート酸化膜耐圧の問題のためこれまでは２
０００八以上の多結晶シリコン層が用いられてきた。

このような厚いシリコン層を用うる時には２層膜のエツ
チングの問題がある。フォトレジストをマスクにして２
層膜を１度にドライエツチングするが、ＣＦ４やＣＣｌ
４などのガスを用いる場合、第１層のＮ＋拡散された多
結晶シリコンの工ｙｆング速度が、第２層の高融点金属
や高融点金属シリサイドのエツチング速度に比べて大き
く、そのために第２層のパターンエツジの内側に第１層
のエツチングが進行するサイドエッチが生じ、第１図（
Ｃ）に示すようにアンダーカットの状態となる。

このアンダーカットが生じた場合、エツチング後の層間
絶縁膜やＡＩ配線の形成時に段差をおおいきれなくなる
可能性が高く、半導体装置の歩留を下げる原因となる。

このため、第１層の膜厚を薄くする必要性があった。

ところで、本発明者らは先に述べたゲート酸化膜耐圧が
熱処理時の多結晶シリコンのＮ型不純物の濃度に依存す
ることを見い出し、その結果第２層金属あるいは金属シ
リサイドを堆積する前の第１層多結晶シリコンのＮ型不
純物濃度を小さくすればゲート酸化膜耐圧の劣化を防ぐ
ことができることが判明した。この原因については、本
発明者は多結晶シリコンとその上層である金属あるいは
金属シリサイドとの界面反応に起因しており、第３図に
示すように多結晶シリコン表面の自然酸化膜や汚染の存
在が耐圧劣化の原因であると推定している。

即ち、第３図（ｂ）に示すように従来法では、酸化膜７
のために局所的な反応が生じ、その時に生ずる応力によ
ってさらに反応が加速され、耐圧劣化になると思われる
。本発明の方法によれば第３図（ａ）に示すように酸化
膜７がないため、全体的に平均して拡散が生じ、以上の
ような不均一性が生じない。

また２層膜エツチングにおいても、多結晶シリコンの厚
さが小さくなり、アンダーカットを生じにくくすること
ができることが判明した。

発明の目的 本発明は以上のような問題に鑑み、第１層多結晶シリコ
ン膜厚を３ｏｏ人から１５００人とうすくしてもゲート
酸化膜耐圧の劣化を生ぜず、かつ加工しやすい低抵抗ゲ
ート配線を有する半導体装置およびその製造方法を提供
することを目的とする。

発明の構成 本発明は、ゲート絶縁膜上に第１層多結晶シリコンを形
成したのち、その上に生ずる自然酸化膜を除去しその上
に金属あるいは金属シリサイドからなる第２層を形成す
る工程により、その後の熱処理によるゲート酸化膜耐圧
劣化が防げ、第１層多結晶シリコンを３００人から１５
００人の膜厚とすることができ、かつ２層膜を良好にエ
ツチングすることを可能とする。なお、２層膜を形成す
る工程の前後にイオン注入法、気相拡散法、または固相
拡散、法によシネ細物をドーピングし、熱拡散すること
により、多結晶シリコンをＮ＋化し、多結晶シリコンゲ
ートと同様の安定したトランジスタ特性を得ることをも
可能とするものである。

実施例の説明 第４図に本発明の一実施例の方法を示す。シリコン基板
１上にフィールド酸化膜２、ゲート酸化膜３形成の後、
たとえば膜厚１ｏ００人のドープした多結晶シリコン４
′を形成する（ａ）。この時生１゜ じた自然酸化膜７を除去すると同時に、自然酸化膜が再
形成されないように続いて、酸化性雰囲気にさらすこと
なくたとえば２０００人のＭｏＳ　ｉ　２膜５をス・バ
ッタ法により堆積する０））。フォトレジストでゲート
パターンを形成しそれをマスクに２層膜のエツチングを
行なう（ｃ）。レジストを除去した後Ｍ　ｏ　Ｓ　ｉ　
２膜５の抵抗を下げるための熱処理をたとえば１０００
“’Ｃ，３００膜３素雰囲気中で行なう。この工程で多
結晶シリコン４′は燐の活性化により　Ｎ＋ドープされ
たシリコン４となる（ｄ）。こうして４，５よりなるゲ
ート電極が作成される。

その後のソース・ドレイン６をイオン注入により形成し
、以降の工程は通常の多結晶シリコンゲートプロセスと
同様である。

以上に示したような本実施例を用いれば、第１層多結晶
シリコン膜厚が１５００Ａ以下でもゲート酸化膜耐圧劣
化を防ぐことができる。第５図に第４図と同じＭＯＳダ
イオードを本実施例の工程を用いて作成したときのゲー
ト酸化膜耐圧の多結晶シリコン膜厚依存性を示す。多結
晶シリコン膜厚を３００人まで薄くしても耐圧の歩留は
ほぼ１００％であることが判明した。多結晶シリコン膜
厚３００Å以下ではトランジスタ特性が多結晶シリコン
によって規定されなくなり、意味がなくなる。また、多
結晶シリコンのエツチング速度はＮ　拡散されたものに
比ベアンドープでは約半分となり、はぼＭｏ　Ｓ　！　
２のエツチング速度と同程度となることから、アンダー
カプトを生じにくく、マスクパターンに忠実な２層膜パ
ターンが形成できた。

なお、実施例では第２層の材料としてＭ　ｏ　Ｓ　１２
を用いたが、Ｍｏ−ｊＷのような金属や、ＷＳ　１２１
Ｔ　Ｉ　Ｓ　１２１　Ｔ　ａ　Ｓ　１２　のような金属
シリサイドを用いてもよく、またこれらを組み合わせた
複層構造でもよい。

また、２層膜形成後にドーピングをイオン注入法や、Ｐ
ＯＣｌ３．ＰＨ３などを用いた気相拡散法や、燐化ケイ
素ガラス等を用いた固相拡散法によってもよい。後でド
ーピングする方法では、第１層に形成される自然酸化膜
が非常に薄いので有利である。ドーピング種は燐に限ら
ず、砒素等のＮ型不純物または硼素等のＰ型不純物でも
よい。

なお、清浄化工程すなわち自然酸化膜７や汚染物の除去
工程は、逆スパッターやＨ２アニール（７００“′Ｃ以
上）を用いても同様の結果が得られた。

チャンネル長１．５μｍ、巾５μｍのテストトランジス
ターにおけるｖＴ変動（ΔｖＴ）を第６図に示す。信頼
性を試すＢＴテストは、１５０“Ｃ２１０■で行った。

ポリシリコン層なしのＭＯ８１２単層のものでは、実線
１１に示すように１００ｍｖを越す変動があり、従来の
ポリシリコン層単層のものを示す実線１２に比べ非常に
大きい。これに対して、本発明におけるもの、ポリシリ
コン層１５００人（一点鎖線１３）、３００人（点線１
４）では、後者がやや大きなりＴの変動を生じているが
、共に従来のポリシリコン単層２のバラツキの範囲内に
あった。以上のように本発明では信頼性上も問題のない
ことが証明された。

発明の効果 ３ 以上のように、本発明はゲート酸化膜上に多結晶シリコ
ンを形成し、その上に形成された自然酸化膜等を除去し
、それらが再形成されない状態でその上に金属あるいは
金属シリサイドを形成することにより、熱処理に起因す
るゲート酸化膜耐圧劣化を防ぐことができる。その結果
、第１層多結晶シリコンの膜厚を従来得られなかった３
００人と から１６０〇八と薄くすることが可能特なり、ゲート材
料の抵抗値を高くすることなく半導体装置の平坦化に寄
与するという効果が得られる。また、多結晶シリコンを
非常に薄くてもよいことから、２層膜のエツチングにお
いてアンダーカットを余り生じることがなく、エツチン
グによる加工が容易となる効果を得ることができる。そ
して、信頼性についても問題のないことが確認された。

【図面の簡単な説明】

第１図（、）〜（ｄ）は従来のゲート形成プロセスを示
した断面図、第２図は従来プロセスにより作製したＭＯ
Ｓダイオードのゲート酸化膜耐圧の多結晶シリコン膜厚
依存性を示す図、第３図（荀、　（ｈｅは本４ 発明者らが推定する耐圧劣化を説明するモデル図、第４
図（−）〜（ｅ）は本発明によるゲート形成プロセスの
一実施例を示した断面図、第５図は本発明によるプロセ
スにより作製したＭＯＳダイオードのゲート酸化膜耐圧
の多結晶シリコン膜厚依存性の改善例を示す図、第６図
は信頼性試験の結果を示す図である。 １・・・・・シリコン基板、３・・・・・・ゲート酸化
、４・・・パ°Ｎ＋多結晶シリコン層、４′・・・・・
・アンドープ多結晶シリコン層、６・・・・・金属ある
いは金属シリサイド層、７・・・　自然酸化膜や汚染。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名聾　
Ｎ　＼　諭寸へ　＼ −Ｓ　巴 Ｎ　＼　Ｎ　３ マ　ｃ３　−コ　（） ζノ　＋＋Ｊ　＋＋Ｊ ｒ１　Ｐ＋Ｓ も　り 吊５図 多結晶シワコン膜厚（わ 第６図 □　時　間　Ｃ−□ｒ）

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上にゲート絶縁膜を形成する工程、前
   記絶縁膜上に多結晶シリコンを第１層として形成する工
   程、前記第１層表面に形成された自然酸化膜や汚染層を
   除去する清浄化工程、さらにこの清浄化工程層、酸化性
   雰囲気にさらすことなく金属あるいは金属シリサイドの
   単層ないしは複数層を第２層として積層したゲート層を
   形成する工程を含むことを特徴とした半導体装置の製造
   方法。
2. （２）清浄化工程として、逆スパッター法を用うろこと
   を特徴とする特許請求の範囲第１項記載の半導体装置の
   製造方法。
3. （３）清浄化工程として、水素アニールを用いることを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造方法。 半導体装置の製造方法。