JPS62293728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62293728A JPS62293728A JP61138560A JP13856086A JPS62293728A JP S62293728 A JPS62293728 A JP S62293728A JP 61138560 A JP61138560 A JP 61138560A JP 13856086 A JP13856086 A JP 13856086A JP S62293728 A JPS62293728 A JP S62293728A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- nitriding
- thermal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は、高速に成長させたＳｉ（シリコン）直接熱窒
化膜をＭＩＳＦＥＴのゲート絶縁膜あるいは各種半導体
装置の選択酸化用酸化防止膜として使用する半導体装置
の製造方法に関するものである。
化膜をＭＩＳＦＥＴのゲート絶縁膜あるいは各種半導体
装置の選択酸化用酸化防止膜として使用する半導体装置
の製造方法に関するものである。
従来の技術
従来のＳｉ基板の直接熱窒化においては、窒化膜の成長
速度が遅いため、実用的成長時間内に得られる膜厚ば、
数十人程度であり、これを利用した半導体装置は主流で
はなかった。
速度が遅いため、実用的成長時間内に得られる膜厚ば、
数十人程度であり、これを利用した半導体装置は主流で
はなかった。
発明が解決しようとする問題点
このように従来においては、Ｓｉ基板の直接熱窒化に際
し、窒化膜の成長速度が遅いという問題点があった。
し、窒化膜の成長速度が遅いという問題点があった。
本発明は、Ｓｉ基板の直接熱窒化におけるこの遅い成長
速度を解決するものである。
速度を解決するものである。
問題点を解決するだめの手段
本発明は、前記問題点を解決するため、Ｓｉ基板の熱酸
化、上記熱酸化膜の窒化処理、及びこれのエツチング除
去にひきつづいて、Ｓｉ基板の直接熱窒化をおこなうも
のである。
化、上記熱酸化膜の窒化処理、及びこれのエツチング除
去にひきつづいて、Ｓｉ基板の直接熱窒化をおこなうも
のである。
作用
本発明は、前記手順をとることにより、Ｓｉ基板の直接
熱窒化速度を向上させるものである。
熱窒化速度を向上させるものである。
Ｓｉを熱酸化し、さらにこの熱酸化膜を窒化処理すると
、Ｓｉ基板の表面付近に格子間Ｓ１が増加す込。この格
子間Ｓｉは、表面に形成された窒化処理熱酸化膜を低温
で除去したあとも残る。また、Ｓｉ基板の直接熱窒化速
度は、この格子間Ｓｉの存在によって増速される。従っ
て、３１表面を熱酸化し、この熱酸化膜を窒化処理した
のち、彼窒化処理熱酸化膜を除去して、Ｓｉ基板表面を
露出させた場合、このＳｉ基板表面は、速い窒化速度で
直接熱窒化される。
、Ｓｉ基板の表面付近に格子間Ｓ１が増加す込。この格
子間Ｓｉは、表面に形成された窒化処理熱酸化膜を低温
で除去したあとも残る。また、Ｓｉ基板の直接熱窒化速
度は、この格子間Ｓｉの存在によって増速される。従っ
て、３１表面を熱酸化し、この熱酸化膜を窒化処理した
のち、彼窒化処理熱酸化膜を除去して、Ｓｉ基板表面を
露出させた場合、このＳｉ基板表面は、速い窒化速度で
直接熱窒化される。
実施例
以下、本発明の一実施例について図面とともに説明する
。
。
Ｓｉ基板１を熱酸化して酸化膜を形成したのち、アンモ
ニアもしくは窒素／水素ガス中で酸化膜の窒化処理をお
こなうと、 Ｓｉ基板１０表面近傍に、格子間Ｓｉが高
濃度に存在する層ができる。この層３は、上記被窒化処
理熱酸化膜２を低温で除去（エツチング）しても残る（
第２図）。その後清浄なアンモニアもしくは窒素／水素
ガス中でＳｉ基板の直接熱窒化すると、窒化速度を増速
する（第３図）。このような処理を通じて得られたＳｉ
基板の直接熱窒化膜４を絶縁膜あるいは選択酸化用の酸
化防止膜として用いる。
ニアもしくは窒素／水素ガス中で酸化膜の窒化処理をお
こなうと、 Ｓｉ基板１０表面近傍に、格子間Ｓｉが高
濃度に存在する層ができる。この層３は、上記被窒化処
理熱酸化膜２を低温で除去（エツチング）しても残る（
第２図）。その後清浄なアンモニアもしくは窒素／水素
ガス中でＳｉ基板の直接熱窒化すると、窒化速度を増速
する（第３図）。このような処理を通じて得られたＳｉ
基板の直接熱窒化膜４を絶縁膜あるいは選択酸化用の酸
化防止膜として用いる。
第４図は、このようにして成長させたＳｉ熱窒化゛ 膜
４をＳｉ基板選択酸化ＬＣ）００５による分離法による
ＭＩＳＦＥＴに応用した場合の実施例であシ、本実施例
によるＳｉ窒化膜４は、ＬＯＧＯ３分離形成時の選択酸
化用酸化防止膜として、さらに、ＭＩＳＦＥＴのゲート
絶縁膜として、使用している。ここで、第４図の５はＬ
ＯＧＯ５分離の素子分離酸化膜、同図の６はＰｏ１ｙ−
５ｉゲート電極、同図７はＳ／Ｄ用不純物注入領域、同
図８は層間絶縁膜、同図の９はアルミ配線である。
４をＳｉ基板選択酸化ＬＣ）００５による分離法による
ＭＩＳＦＥＴに応用した場合の実施例であシ、本実施例
によるＳｉ窒化膜４は、ＬＯＧＯ３分離形成時の選択酸
化用酸化防止膜として、さらに、ＭＩＳＦＥＴのゲート
絶縁膜として、使用している。ここで、第４図の５はＬ
ＯＧＯ５分離の素子分離酸化膜、同図の６はＰｏ１ｙ−
５ｉゲート電極、同図７はＳ／Ｄ用不純物注入領域、同
図８は層間絶縁膜、同図の９はアルミ配線である。
発明の効果
本発明によれば、きわめて簡易な処理により、Ｓｉ基板
の直接熱窒化速度を向上させることが可能であり、半導
体装置に用いられる絶縁膜、基板酸化防止膜の形成法と
して、実用的にきわめて有用である。
の直接熱窒化速度を向上させることが可能であり、半導
体装置に用いられる絶縁膜、基板酸化防止膜の形成法と
して、実用的にきわめて有用である。
第１図〜第３図は本発明の一実施例における処理プロセ
スを説明するための断面図、第４図は本実施例の方法を
利用して作成したＭＩＳＦＥＴの断面図である。 １・・・・・・Ｓｉ基板、２・・・・・・窒化処理され
た熱酸化膜、３・・・・・・格子間のＳｉ高濃度層、４
・・・・・・増速成長したＳｉ、熱窒化膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
スを説明するための断面図、第４図は本実施例の方法を
利用して作成したＭＩＳＦＥＴの断面図である。 １・・・・・・Ｓｉ基板、２・・・・・・窒化処理され
た熱酸化膜、３・・・・・・格子間のＳｉ高濃度層、４
・・・・・・増速成長したＳｉ、熱窒化膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (1)
- シリコン基板の表面を熱酸化して酸化膜を形成し、この
酸化膜を窒化処理し、上記窒化処理酸化膜をエッチング
除去した後、上記シリコン基板を直接熱窒化するように
した半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138560A JPS62293728A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138560A JPS62293728A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293728A true JPS62293728A (ja) | 1987-12-21 |
Family
ID=15224996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61138560A Pending JPS62293728A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293728A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968641A (en) * | 1989-06-22 | 1990-11-06 | Alexander Kalnitsky | Method for formation of an isolating oxide layer |
| US5254506A (en) * | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
-
1986
- 1986-06-13 JP JP61138560A patent/JPS62293728A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254506A (en) * | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
| US4968641A (en) * | 1989-06-22 | 1990-11-06 | Alexander Kalnitsky | Method for formation of an isolating oxide layer |
| US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281764A (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPH01251611A (ja) | 半導体装置の製造方法 | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| US4125427A (en) | Method of processing a semiconductor | |
| JPS62293727A (ja) | 半導体装置の製造方法 | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JPS6396922A (ja) | 半導体装置の製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JP2621136B2 (ja) | 半導体装置の製造方法 | |
| JPS6396927A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH01761A (ja) | 半導体装置 | |
| JPS62219528A (ja) | 半導体装置の製造方法 | |
| JPS63175420A (ja) | 半導体装置の製造方法 | |
| JPH03155128A (ja) | 半導体装置の製造方法 | |
| JPS598061B2 (ja) | 半導体装置の製造方法 | |
| KR910007116B1 (ko) | Mosfet 소자 | |
| JPS62245657A (ja) | 半導体装置の製造方法 | |
| JPS644069A (en) | Manufacture of semiconductor device | |
| JPH03278576A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS61170024A (ja) | 半導体装置の製造方法 | |
| JPH02180047A (ja) | 半導体装置の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 |