JPS598108B2 - 走査ドライブ回路 - Google Patents
走査ドライブ回路Info
- Publication number
- JPS598108B2 JPS598108B2 JP52069546A JP6954677A JPS598108B2 JP S598108 B2 JPS598108 B2 JP S598108B2 JP 52069546 A JP52069546 A JP 52069546A JP 6954677 A JP6954677 A JP 6954677A JP S598108 B2 JPS598108 B2 JP S598108B2
- Authority
- JP
- Japan
- Prior art keywords
- information signal
- transistors
- drive circuit
- scan drive
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
この発明は、固体表示装置の改良された走査ドライブ回
路に関するものである。
路に関するものである。
大面積の平形スクリーン式表示パネルの最近の発展によ
り、アルファベット−数字情報およびＴＶの映像情報は
新しい仕方で表示されるようになつてきた。
り、アルファベット−数字情報およびＴＶの映像情報は
新しい仕方で表示されるようになつてきた。
慣用の陰極線管（ＣＲＴ）は走査電子ビームを利用して
スクリーン上の個々の絵素”点’’のアドレスを決定す
る。固体平形表示パネルでは、個々の点のアドレスは、
導電性母線（表示面上の“絵素’’のマトリクスヘ必要
な電気信号を供給する）を電子的に選択することで決定
される。代表的な平形表示パネルは発光素子または光制
御素子の矩形状マトリクスカち成る。
スクリーン上の個々の絵素”点’’のアドレスを決定す
る。固体平形表示パネルでは、個々の点のアドレスは、
導電性母線（表示面上の“絵素’’のマトリクスヘ必要
な電気信号を供給する）を電子的に選択することで決定
される。代表的な平形表示パネルは発光素子または光制
御素子の矩形状マトリクスカち成る。
各素子はそれに関連した制御回路を有する。各素子は次
の素子に対して１：１の関係にある。導電性母線の交叉
格子を利用して個々の絵素を“外部”アドレス決定装置
へ接続する。各素子毎に１本の母線を用いる代りに、一
致アドレス方式を使用して、所定の行中の全部の素子を
１本の母線へ接続するが、所定の列中の全部の素子を行
母線と直角の１本の母線へ接続する。この技術では、ｍ
＞（ｎ個の素子から成るマトリクスを含むパネルはＭＸ
ｎ個の代りにｍ＋ｎ個の相互接続を要する。１行および
１列へ同時に印加された信号は、２本の母線の交点にあ
る素子のアドレスを決定する。
の素子に対して１：１の関係にある。導電性母線の交叉
格子を利用して個々の絵素を“外部”アドレス決定装置
へ接続する。各素子毎に１本の母線を用いる代りに、一
致アドレス方式を使用して、所定の行中の全部の素子を
１本の母線へ接続するが、所定の列中の全部の素子を行
母線と直角の１本の母線へ接続する。この技術では、ｍ
＞（ｎ個の素子から成るマトリクスを含むパネルはＭＸ
ｎ個の代りにｍ＋ｎ個の相互接続を要する。１行および
１列へ同時に印加された信号は、２本の母線の交点にあ
る素子のアドレスを決定する。
このようにして、表示パネル全体は全部の行母線および
列母線を走査することでアドレスが決定される。上述し
たＸ−Ｙアドレス決定方式はパネルの相互接続の数を大
巾に減らすが、ＴＶの全解像度すなわち５００×５００
本を有するパネルを相互接続するには１０００本以上の
リード線を含むケーブルが必要である。
列母線を走査することでアドレスが決定される。上述し
たＸ−Ｙアドレス決定方式はパネルの相互接続の数を大
巾に減らすが、ＴＶの全解像度すなわち５００×５００
本を有するパネルを相互接続するには１０００本以上の
リード線を含むケーブルが必要である。
従つてＸ母線とＹ母線の各々のアドレスを決定しかつ最
少数の外部接続リード線を有する表示パネルの外縁に設
けることのできる周辺インターフエイス回路が必要であ
る。従つて、この発明の目的は、Ｘ−Ｙマトリクスー致
式アドレス決定可能な表示パネルのための走査ドライブ
回路であつて、複数本のクロツク入力ラインと、ｎ本の
情報信号入力ラインと、ｍ（ただしｍ〉ｎ）本の情報信
号出力ラインと、ｎ個１組全部でｍ個の並列接続された
情報信号切替えトランジスタから成る多数組のトランジ
スタ回路網と、各切替えトランジスタのソース電極と共
通母線の間にそれぞれ接続された全部でｍ個の情報信号
記憶コンデンサと、複数個の並列接続されたトランジス
タからそれぞれ成る多数個のデコーダ回路網とを備え、
各組のトランジスタ回路網中の前記各切替えトランジス
タは、そのドレイン電極が前記ｎ本の情報信号入力ライ
ンのどれか従つて前記表示パネルのどれかの母線へ接続
され、そのソース電極が前記ｍ本の情報信号出力ライン
のどれかへ接続されかつそのゲート電極が各デコーダ回
路網中の全てのトランジスタのドレイン電極へ１．接続
され、前記全てのトランジスタのソース電極が前記共通
母線へ接続され、そして前記全てのトランジスタの各ゲ
ート電極が前記複数本のクロツク入力ラインのどれかへ
接続された走査ドライブ回路を提供することである。こ
の目的に鑑み、この発明は、Ｘ−Ｙマトリクス一致式ア
ドレス決定可能な表示パネルのための表示信号を一度に
１ラインづつ処理する走査ドライブ回路であつて、゛ｎ
゛本の情報信号入力ラインが“ｍ″′本の情報信号出力
ラインを有する前記走査ドライブ回路へ接続され、前記
“ｍ”本の情報信号出力ラインがそれぞれのＸまたはＹ
表示パネル母線へ接続され（たＹＵ．ｍ〉ｎ）、前記走
査ドライブ回路はデコーダ手段および切替えトランジス
タ手段の並列回路網を備え、個々の情報記憶手段が各切
替えトランジスタ手段と関連され、前記走査ドライブ回
路は切替えトランジスタ回路網を逐次作動させることに
よつて直列形態の情報信号を並列形態の情報信号）に変
換し、各並列回路網中に存在する゛ｎ゛個の切替えトラ
ンジスタが同時に作動されて情報信号をそれぞれ対応し
た記憶手段へ転送するので、１ライン全体の情報信号は
表示パネルヘ一度に１ラインづつ転送される前に組み立
てられかつ記憶されることができるようになつている走
査ドライブ回路、にある。
少数の外部接続リード線を有する表示パネルの外縁に設
けることのできる周辺インターフエイス回路が必要であ
る。従つて、この発明の目的は、Ｘ−Ｙマトリクスー致
式アドレス決定可能な表示パネルのための走査ドライブ
回路であつて、複数本のクロツク入力ラインと、ｎ本の
情報信号入力ラインと、ｍ（ただしｍ〉ｎ）本の情報信
号出力ラインと、ｎ個１組全部でｍ個の並列接続された
情報信号切替えトランジスタから成る多数組のトランジ
スタ回路網と、各切替えトランジスタのソース電極と共
通母線の間にそれぞれ接続された全部でｍ個の情報信号
記憶コンデンサと、複数個の並列接続されたトランジス
タからそれぞれ成る多数個のデコーダ回路網とを備え、
各組のトランジスタ回路網中の前記各切替えトランジス
タは、そのドレイン電極が前記ｎ本の情報信号入力ライ
ンのどれか従つて前記表示パネルのどれかの母線へ接続
され、そのソース電極が前記ｍ本の情報信号出力ライン
のどれかへ接続されかつそのゲート電極が各デコーダ回
路網中の全てのトランジスタのドレイン電極へ１．接続
され、前記全てのトランジスタのソース電極が前記共通
母線へ接続され、そして前記全てのトランジスタの各ゲ
ート電極が前記複数本のクロツク入力ラインのどれかへ
接続された走査ドライブ回路を提供することである。こ
の目的に鑑み、この発明は、Ｘ−Ｙマトリクス一致式ア
ドレス決定可能な表示パネルのための表示信号を一度に
１ラインづつ処理する走査ドライブ回路であつて、゛ｎ
゛本の情報信号入力ラインが“ｍ″′本の情報信号出力
ラインを有する前記走査ドライブ回路へ接続され、前記
“ｍ”本の情報信号出力ラインがそれぞれのＸまたはＹ
表示パネル母線へ接続され（たＹＵ．ｍ〉ｎ）、前記走
査ドライブ回路はデコーダ手段および切替えトランジス
タ手段の並列回路網を備え、個々の情報記憶手段が各切
替えトランジスタ手段と関連され、前記走査ドライブ回
路は切替えトランジスタ回路網を逐次作動させることに
よつて直列形態の情報信号を並列形態の情報信号）に変
換し、各並列回路網中に存在する゛ｎ゛個の切替えトラ
ンジスタが同時に作動されて情報信号をそれぞれ対応し
た記憶手段へ転送するので、１ライン全体の情報信号は
表示パネルヘ一度に１ラインづつ転送される前に組み立
てられかつ記憶されることができるようになつている走
査ドライブ回路、にある。
望ましい実施例では、走査ドライブ回路は切替え手段と
しての薄膜トランジスタおよび記憶手段としての薄膜コ
ンデンサを利用する。
しての薄膜トランジスタおよび記憶手段としての薄膜コ
ンデンサを利用する。
薄膜トランジスタから成るデコーダはクロツク手段へ接
続されて逐次動作信号を発生する。各逐次動作信号は一
群の切換え手段を動作させて情報信号を関連した記憶手
段へ同時に転送させる。その結果、１ライン全部の情報
信号は表示パネルヘ一度に１行づつ転送される前に組み
立てられかつ記憶される。この発明は、添付図面に示し
た一実施例についての以下の説明からもつと明らかにな
るだろう。第１図に示すように、薄膜トランジスタ制御
式表示パネル１０は、発光素子または光制御素子から成
る矩形のマトリクスを備える。このマトリクスは、基板
上に配設された各素子と関連した薄膜トランジスタ制御
回路を有する。表示素子は母線マトリクスで相互に接続
される。このような平形表示パネルは、”アイ・イ一・
イ一・イ一・トランザクシヨンズ（ＩＥＥＥＴｒａｎｓ
ａｃｔｉＯｎｓ）３′（１９７５年）の第７３９ページ
に掲載された論文「１５ｃ！ｎ×１５ｃｆｎ（６インチ
Ｘ６インチ）、２０行／インチのＥＬ表示器」中に詳し
く述べられている。表示パネルを使用して、アルフアベ
ツト一数字情報のみならず標準速度のＴＶ映像信号のよ
うな映像情報を表示できる。
続されて逐次動作信号を発生する。各逐次動作信号は一
群の切換え手段を動作させて情報信号を関連した記憶手
段へ同時に転送させる。その結果、１ライン全部の情報
信号は表示パネルヘ一度に１行づつ転送される前に組み
立てられかつ記憶される。この発明は、添付図面に示し
た一実施例についての以下の説明からもつと明らかにな
るだろう。第１図に示すように、薄膜トランジスタ制御
式表示パネル１０は、発光素子または光制御素子から成
る矩形のマトリクスを備える。このマトリクスは、基板
上に配設された各素子と関連した薄膜トランジスタ制御
回路を有する。表示素子は母線マトリクスで相互に接続
される。このような平形表示パネルは、”アイ・イ一・
イ一・イ一・トランザクシヨンズ（ＩＥＥＥＴｒａｎｓ
ａｃｔｉＯｎｓ）３′（１９７５年）の第７３９ページ
に掲載された論文「１５ｃ！ｎ×１５ｃｆｎ（６インチ
Ｘ６インチ）、２０行／インチのＥＬ表示器」中に詳し
く述べられている。表示パネルを使用して、アルフアベ
ツト一数字情報のみならず標準速度のＴＶ映像信号のよ
うな映像情報を表示できる。
表示情報信号回路１２は情報信号レベル変換編制器（Ｉ
ｎｆＯｒｍａｔｉＯｎｓｉｇｎａｌｃＯｍｍｕｔａｔＯ
ｒＯｒｇａｎｉｚｅｒ）１４へ接続される。
ｎｆＯｒｍａｔｉＯｎｓｉｇｎａｌｃＯｍｍｕｔａｔＯ
ｒＯｒｇａｎｉｚｅｒ）１４へ接続される。
この情報信号レ ！ベル変換編制器１４は、情報信号を
処理し、かつこの発明の走査ドライブ回路１６へ接続さ
れる所望数の並列信号リード線を有する。走査ドライブ
回路１６は、表示パネルへの入力信号を処理しかつ編制
するための信号編制器として役立つ。情報信号レベル変
換編制器１４は、表示情報信号回路１２と走査ドライブ
回路１６の間のインターフエィス回路である。情報信号
レベル変換編制器１４の機能は、到来する映像信号がア
ナログＴＶ信号であれば或は２進数のアルフアベツト数
字信号であれ、これを例えば表示される映像信号の或る
１本の水平走査線中の７つの引き続く映像゛点”を表わ
す７つの並列成分に仕切ることである。情報信号レベル
変換編制器はまた７つの映像出力信号の電圧レベルを、
表示パネルの要求する電圧と両立し得るように変換しな
ければならない。要するに、情報信号レベル変換編制器
１４は、到来映像信号の振幅が７つのグループで逐次サ
ンプリングされかつ走査ドライブ回路へは同時に供給さ
れるサンプリング保持機能を有する。アナログＴＶ映像
情報信号用として、情報信号レベル変換編制器１４は複
数本の直列遅延線を備え、各遅延線はサンプリング保持
手段へ接続される。
処理し、かつこの発明の走査ドライブ回路１６へ接続さ
れる所望数の並列信号リード線を有する。走査ドライブ
回路１６は、表示パネルへの入力信号を処理しかつ編制
するための信号編制器として役立つ。情報信号レベル変
換編制器１４は、表示情報信号回路１２と走査ドライブ
回路１６の間のインターフエィス回路である。情報信号
レベル変換編制器１４の機能は、到来する映像信号がア
ナログＴＶ信号であれば或は２進数のアルフアベツト数
字信号であれ、これを例えば表示される映像信号の或る
１本の水平走査線中の７つの引き続く映像゛点”を表わ
す７つの並列成分に仕切ることである。情報信号レベル
変換編制器はまた７つの映像出力信号の電圧レベルを、
表示パネルの要求する電圧と両立し得るように変換しな
ければならない。要するに、情報信号レベル変換編制器
１４は、到来映像信号の振幅が７つのグループで逐次サ
ンプリングされかつ走査ドライブ回路へは同時に供給さ
れるサンプリング保持機能を有する。アナログＴＶ映像
情報信号用として、情報信号レベル変換編制器１４は複
数本の直列遅延線を備え、各遅延線はサンプリング保持
手段へ接続される。
走査ドライブ回路用の７本の入力ラインを有する上述し
た実施例では、７本の遅延線とサンプリング保持手段が
ある。クロツク手段は全部のサンプリング保持手段を作
動させ、保持されている信号を走査ドライブ回路へ周期
的に転送させる。映像走査線時限信号がまた垂直走査手
段２０へ供給される。表示パネルに非常に低い速度で供
給され得る２進数のアルフアベツト一数字情報に対して
は、慣用のＡＳＣ７×５活字のアルフアベツト一数字文
字発生器を使用して、表示情報信号回路１２および情報
信号レベル変換編制器１４に替えることができる。
た実施例では、７本の遅延線とサンプリング保持手段が
ある。クロツク手段は全部のサンプリング保持手段を作
動させ、保持されている信号を走査ドライブ回路へ周期
的に転送させる。映像走査線時限信号がまた垂直走査手
段２０へ供給される。表示パネルに非常に低い速度で供
給され得る２進数のアルフアベツト一数字情報に対して
は、慣用のＡＳＣ７×５活字のアルフアベツト一数字文
字発生器を使用して、表示情報信号回路１２および情報
信号レベル変換編制器１４に替えることができる。
２進カウンタおよびデコーダは、シグネテイクス・シリ
コン・ゲート（ＳｉｇｎｅｔｉｃｓＳｉｌｉｅＯｎＧａ
ｔｅ）ＭＯＳ２５ｌ３高速文字発生器のようなＡＳＣ文
字発生器へ接続され、走査フドライブ回路へ係給される
信号を発生する。
コン・ゲート（ＳｉｇｎｅｔｉｃｓＳｉｌｉｅＯｎＧａ
ｔｅ）ＭＯＳ２５ｌ３高速文字発生器のようなＡＳＣ文
字発生器へ接続され、走査フドライブ回路へ係給される
信号を発生する。
デコーダも垂直走査手段へ接続されて表示パネルのアド
レスを同期させる。走査ドライブ回路１６は、後述する
ように、アナログスイツチの多重化された直線アレイと
して働く薄膜回路であつてよい。
レスを同期させる。走査ドライブ回路１６は、後述する
ように、アナログスイツチの多重化された直線アレイと
して働く薄膜回路であつてよい。
クロツク手段１８は、走査ドライブ回路の一部であるク
ロツクゲートへ印加される時限パルスを供給し、所望数
の情報ドライバのアドレスを逐次決定するデコーダを形
成する。垂直走査手段２０は、表示パネル土の１行の表
示素子を一斉に作動させるために、行切換え信号を適当
な列信号と同期させる。
ロツクゲートへ印加される時限パルスを供給し、所望数
の情報ドライバのアドレスを逐次決定するデコーダを形
成する。垂直走査手段２０は、表示パネル土の１行の表
示素子を一斉に作動させるために、行切換え信号を適当
な列信号と同期させる。
垂直走査手段２０からの垂直走査信号用リード線は表示
パネル１０上の各水平母線へ接続される。並列母線は、
各表示素子から延び出て、交流電力供給手段２２に対し
てアースされる。この交流電力供給手段２２は、表示パ
ネル全面に配設された共通の透光性電極へ接続される。
各表示素子回路は第２図に示されている。
パネル１０上の各水平母線へ接続される。並列母線は、
各表示素子から延び出て、交流電力供給手段２２に対し
てアースされる。この交流電力供給手段２２は、表示パ
ネル全面に配設された共通の透光性電極へ接続される。
各表示素子回路は第２図に示されている。
複数本の並列母線Ｘｉは、表示パネルを横切つて垂直に
延び出て、走査ドライブ回路へ接続される。情報信号は
これらの並列母線Ｘｉへ印加される。水平母線Ｙ・は垂
直走査線段へ接続される。複数本Ｊの他の並列母線Ｋｉ
は、各表示素子回路を、交流電力供給手段に対する共通
の基準点に接続させる。
延び出て、走査ドライブ回路へ接続される。情報信号は
これらの並列母線Ｘｉへ印加される。水平母線Ｙ・は垂
直走査線段へ接続される。複数本Ｊの他の並列母線Ｋｉ
は、各表示素子回路を、交流電力供給手段に対する共通
の基準点に接続させる。
表示パネルおよびその動作は特願昭５１一１３９６２９
号明細書（特開昭５２−６４８９１号公報）に詳しく説
明されている。
号明細書（特開昭５２−６４８９１号公報）に詳しく説
明されている。
トランジスタＴ１は電圧制御式゛スイッチとして働き、
そのオン時のインピーダンスは水平母線すなわちゲート
母線Ｙ・へ印加される電圧で制御される。トラＪンジス
タＴ１のドレイン電極は並列母線Ｘｉへ接続される。
そのオン時のインピーダンスは水平母線すなわちゲート
母線Ｙ・へ印加される電圧で制御される。トラＪンジス
タＴ１のドレイン電極は並列母線Ｘｉへ接続される。
トランジスタＴ１は、そのゲート電極へ正電圧が印加さ
れる時導通するようにバイアスされる。並列母線Ｘｉに
現われる映像情報は、トランジスタＴが導通する時、Ｘ
− Ｙ・ に在る１ ゝ １２ｊ記
憶コンデンサＣｓへ転送される。
れる時導通するようにバイアスされる。並列母線Ｘｉに
現われる映像情報は、トランジスタＴが導通する時、Ｘ
− Ｙ・ に在る１ ゝ １２ｊ記
憶コンデンサＣｓへ転送される。
トランジスタＴ２は、そのインピーダンスが記憶コンデ
ンサＣｓに蓄積された電荷による電圧で決まる点で、電
圧制御式“抵抗”として働く。
ンサＣｓに蓄積された電荷による電圧で決まる点で、電
圧制御式“抵抗”として働く。
このインビーダンスの値はエレクトロルミネセンス（Ｅ
Ｌ）素子ＣＥＬにかＸる交流励起レベルを決める。図示
のアドレス決定方式は一度に１ラインづつアドレス決定
する方式である。
Ｌ）素子ＣＥＬにかＸる交流励起レベルを決める。図示
のアドレス決定方式は一度に１ラインづつアドレス決定
する方式である。
表示パネル上の各表示素子がメガヘルツ周波数で逐次走
査される普通の゛ラスタ”式アドレス決定方式と対照的
に、一度に１ラインづつアドレス決定する方式は、適度
の性能のＴＦＴ（薄膜トランジスタ）を使うだけで、ア
ルフアベツト一数字情報を表示させるのみならず慣用の
ＴＶ周波数て鋏像情報をも表示させる。この方式では、
１ライン全部の表示素子のための映像信号（グレイ・ス
ケール）がアナログ映像レジスタ中に逐次まず記憶され
る。走査ドライブ回路１６はこの作用を行なう。このレ
ジスタの出力は、並列母線すなわち垂直情報母線Ｘｉを
通じて表示パネルへ供給され、そして選択された水平母
線Ｙ・上のスイツチング・パルスがこｊの水平母線に接
続された全部の表示素子信号ゲートを作動させる時、一
度に全部の記憶コンデンサへ転送される。
査される普通の゛ラスタ”式アドレス決定方式と対照的
に、一度に１ラインづつアドレス決定する方式は、適度
の性能のＴＦＴ（薄膜トランジスタ）を使うだけで、ア
ルフアベツト一数字情報を表示させるのみならず慣用の
ＴＶ周波数て鋏像情報をも表示させる。この方式では、
１ライン全部の表示素子のための映像信号（グレイ・ス
ケール）がアナログ映像レジスタ中に逐次まず記憶され
る。走査ドライブ回路１６はこの作用を行なう。このレ
ジスタの出力は、並列母線すなわち垂直情報母線Ｘｉを
通じて表示パネルへ供給され、そして選択された水平母
線Ｙ・上のスイツチング・パルスがこｊの水平母線に接
続された全部の表示素子信号ゲートを作動させる時、一
度に全部の記憶コンデンサへ転送される。
各表示素子回路に記憶コンデンサを導入すると、表示素
子信号ゲートおよび情報母線が必要とする帯域幅は１ラ
イン中の表示素子の数にほＮ等しい係数だけ緩和される
。最も簡単な云い方では、トランジスタＴ１の機能は、
水平母線Ｙｊを通じて印加されるゲート電圧Ｖｙが正で
ある時にはいつでも、並列母線Ｘｉを通じて印加されト
ランジスタＴ１のドレイン電極に現われる電圧。
子信号ゲートおよび情報母線が必要とする帯域幅は１ラ
イン中の表示素子の数にほＮ等しい係数だけ緩和される
。最も簡単な云い方では、トランジスタＴ１の機能は、
水平母線Ｙｊを通じて印加されるゲート電圧Ｖｙが正で
ある時にはいつでも、並列母線Ｘｉを通じて印加されト
ランジスタＴ１のドレイン電極に現われる電圧。
を記憶コンデンサＣｓへ転送することである。この記憶
コンデンサＣｓにかかる電圧ＶｓはトランジスタＴ２の
導通レベルを制御し、次いでトランジスタＴ２がＥＬ素
子の端子間にかＸる実効交流電圧を変調する。ＥＬ素子
の端子間に得られる交流成分は複雑な関数である。
コンデンサＣｓにかかる電圧ＶｓはトランジスタＴ２の
導通レベルを制御し、次いでトランジスタＴ２がＥＬ素
子の端子間にかＸる実効交流電圧を変調する。ＥＬ素子
の端子間に得られる交流成分は複雑な関数である。
グレイ・スケールが主としてトランジスタＴ２の゛オン
゛時の実効抵抗値のみの関数であるが、オンとオフのコ
ントラスト比がトランジスタＴ２の０オン′１時の抵抗
値とオフ時の漏洩電流との両方に依存することが分つた
。走査ドライブ回路１６は、アナログスイツチの多重化
された直線アレイとして働くが、表示パネルへの外部リ
ード線接続の数を少なくする。
゛時の実効抵抗値のみの関数であるが、オンとオフのコ
ントラスト比がトランジスタＴ２の０オン′１時の抵抗
値とオフ時の漏洩電流との両方に依存することが分つた
。走査ドライブ回路１６は、アナログスイツチの多重化
された直線アレイとして働くが、表示パネルへの外部リ
ード線接続の数を少なくする。
用語８アナログ”とは、可変振幅の入力情報信号（これ
は各表示素子のグレイ・スケールを制御するのに役立つ
ことができる）を受け入れかつ処理するための回路性能
を意味する。走査ドライブ回路は、また、２つの信号レ
ベルを有する２進数オン、オフフのアルフアベツト一数
字情報信号でも働く。
は各表示素子のグレイ・スケールを制御するのに役立つ
ことができる）を受け入れかつ処理するための回路性能
を意味する。走査ドライブ回路は、また、２つの信号レ
ベルを有する２進数オン、オフフのアルフアベツト一数
字情報信号でも働く。
走査ドライブ回路１６は、第３図に詳しく示されており
、かつそれぞれトランジスタＴＡｌ〜ＴＤｌ，ＴＡ２〜
ＴＤ２、などによつて形成された一連の並列デコーダ回
路網を含む。デコーダ回路網は、７個の情報信号切替え
トランジスタ例えばＴｌｌ〜Ｔｌ７から成る各グループ
毎に設けられる。クロツク手段１８は４つの２進クロツ
ク出力Ａ，Ｂ，ＣおよびＤを発生し、これらのクロツク
出力はデコーダ回路網のトランジスタのゲート電極へ印
加される。デコーダ回路網ＴＡｌ〜ＴＤｌは１アウト・
オブ１６デコーダを形成し、これを使つて７個の情報信
号切替トランジスタＴｌｌ〜Ｔｌ７から成る第１グルー
プのアドレスを決定する。情報信号切替えトランジスタ
Ｔｌｌ〜Ｔｌ７は情報信号レベル変換編制器のそれぞれ
出力ラインＶ−１〜Ｖ−モ接続される。記憶コンデンサ
Ｃ−ＸＮは情報信号切替えトランジスタのソース電極お
よび列母線Ｘ−１〜Ｘ−Ｎの各々の共通母線Ｘ−Ｃの間
に接続される。これらの列母線Ｘ−Ｎは表示パネル１０
上のそれぞれの並列母線Ｘｉに接続する。トランジスタ
ＴＬｌ〜ＴＬ８は負荷電源およびそれぞれのデコーダ回
路網へ接続された負荷トランジスタであり、例えばＴＬ
ｌはＴＡｌ〜ＴＤｌへ接続される。
、かつそれぞれトランジスタＴＡｌ〜ＴＤｌ，ＴＡ２〜
ＴＤ２、などによつて形成された一連の並列デコーダ回
路網を含む。デコーダ回路網は、７個の情報信号切替え
トランジスタ例えばＴｌｌ〜Ｔｌ７から成る各グループ
毎に設けられる。クロツク手段１８は４つの２進クロツ
ク出力Ａ，Ｂ，ＣおよびＤを発生し、これらのクロツク
出力はデコーダ回路網のトランジスタのゲート電極へ印
加される。デコーダ回路網ＴＡｌ〜ＴＤｌは１アウト・
オブ１６デコーダを形成し、これを使つて７個の情報信
号切替トランジスタＴｌｌ〜Ｔｌ７から成る第１グルー
プのアドレスを決定する。情報信号切替えトランジスタ
Ｔｌｌ〜Ｔｌ７は情報信号レベル変換編制器のそれぞれ
出力ラインＶ−１〜Ｖ−モ接続される。記憶コンデンサ
Ｃ−ＸＮは情報信号切替えトランジスタのソース電極お
よび列母線Ｘ−１〜Ｘ−Ｎの各々の共通母線Ｘ−Ｃの間
に接続される。これらの列母線Ｘ−Ｎは表示パネル１０
上のそれぞれの並列母線Ｘｉに接続する。トランジスタ
ＴＬｌ〜ＴＬ８は負荷電源およびそれぞれのデコーダ回
路網へ接続された負荷トランジスタであり、例えばＴＬ
ｌはＴＡｌ〜ＴＤｌへ接続される。
トランジスタＴＡ′〜ＴＤ′は、１アウト・オブ１６デ
コーダを完成する相補クロツクパルスを発生するために
使用される。情報信号が切替えトランジスタＴｌｌ〜Ｔ
ｌ７のソース電極において一斉に組み立てられ、かつこ
れらの切替えトランジスタがそのゲート電極へのクロツ
ク信号の印加によつてターンオンされる時、情報信号は
読み込まれてそれぞれの記憶コンデンサＣ−Ｘ１〜Ｃ−
Ｘ７に記憶される。
コーダを完成する相補クロツクパルスを発生するために
使用される。情報信号が切替えトランジスタＴｌｌ〜Ｔ
ｌ７のソース電極において一斉に組み立てられ、かつこ
れらの切替えトランジスタがそのゲート電極へのクロツ
ク信号の印加によつてターンオンされる時、情報信号は
読み込まれてそれぞれの記憶コンデンサＣ−Ｘ１〜Ｃ−
Ｘ７に記憶される。
次の情報信号入力は切替えトランジスタＴ２ｌ〜Ｔ２７
へ供給され、そして情報信号は記憶コンデンサＣ−Ｘ８
〜Ｃ−Ｘｌ４に読み込まれる。これは、１ライン全部の
情報信号が各記憶コンデンサＣ−ＸＮに読み込まれるま
で反復される。読み込み完了時、垂直走査手段２０は表
示情報信号回路１２から導出された同期信号である信号
を供給する。この信号は表示パネルの１行のための切替
えトランジスタを全部作動させて、走査ドライブ回路の
記憶コンデンサＣ−ＸＮから表示パネル上の１つの特定
行中の各表示素子と組み合わされた記憶コンデンサＣｓ
へ情報信号を転送させる。第４図は唯一のデコーダ回路
網および切替えトランジスタＴｌｌを示し、そして第５
図はこれらの動作を説明するために１アウト・オブ１６
デコーダ動作用の代表的なクロツク信号を示す。時点ｔ
１において出力ライン−１〜Ｖ−７の情報信号入力はそ
れぞれ記憶コンデンサＣ−Ｘ１〜ＣＸ７へ転送される。
時点Ｔ２において出力ラインＶ−１〜Ｖ−７の情報信号
入力はそれぞれ記憶コンデンサＣ−Ｘ８〜Ｃ−Ｘｌ４へ
転送される。この発明の走査ドライブ回路１６は、表示
パネルを含む絶縁基板の縁に薄膜回路素子を被着するこ
とによつて製造されることが望ましい。走肴ドライブ回
路の総てのトランジスタ、コンデンサ、リード線および
母線は、マスクを介して選択された材料が逐次被着され
ることによつて製造された薄膜素子である。この発明の
走査ドライブ回路は、表示パネルの列の数に対応する多
数の情報信号出力リード線ｍを有し、かつ少数の信号入
力リード線ｎを有する（た寸し、ｍ〉ｎである）。
へ供給され、そして情報信号は記憶コンデンサＣ−Ｘ８
〜Ｃ−Ｘｌ４に読み込まれる。これは、１ライン全部の
情報信号が各記憶コンデンサＣ−ＸＮに読み込まれるま
で反復される。読み込み完了時、垂直走査手段２０は表
示情報信号回路１２から導出された同期信号である信号
を供給する。この信号は表示パネルの１行のための切替
えトランジスタを全部作動させて、走査ドライブ回路の
記憶コンデンサＣ−ＸＮから表示パネル上の１つの特定
行中の各表示素子と組み合わされた記憶コンデンサＣｓ
へ情報信号を転送させる。第４図は唯一のデコーダ回路
網および切替えトランジスタＴｌｌを示し、そして第５
図はこれらの動作を説明するために１アウト・オブ１６
デコーダ動作用の代表的なクロツク信号を示す。時点ｔ
１において出力ライン−１〜Ｖ−７の情報信号入力はそ
れぞれ記憶コンデンサＣ−Ｘ１〜ＣＸ７へ転送される。
時点Ｔ２において出力ラインＶ−１〜Ｖ−７の情報信号
入力はそれぞれ記憶コンデンサＣ−Ｘ８〜Ｃ−Ｘｌ４へ
転送される。この発明の走査ドライブ回路１６は、表示
パネルを含む絶縁基板の縁に薄膜回路素子を被着するこ
とによつて製造されることが望ましい。走肴ドライブ回
路の総てのトランジスタ、コンデンサ、リード線および
母線は、マスクを介して選択された材料が逐次被着され
ることによつて製造された薄膜素子である。この発明の
走査ドライブ回路は、表示パネルの列の数に対応する多
数の情報信号出力リード線ｍを有し、かつ少数の信号入
力リード線ｎを有する（た寸し、ｍ〉ｎである）。
一辺の長さが１５ｃｒｎ（６インチ）である代表的な表
示パネルでは、ｍは約１９２であるが、ｎは約７である
。表示パネル上の列と行の正確な数、従つて走査ドライ
ブ回路の並列トランジスタ回路網および情報信号出力の
数は、表示パネルの解像度に依存して広範囲に変えれる
選択の問題である。
示パネルでは、ｍは約１９２であるが、ｎは約７である
。表示パネル上の列と行の正確な数、従つて走査ドライ
ブ回路の並列トランジスタ回路網および情報信号出力の
数は、表示パネルの解像度に依存して広範囲に変えれる
選択の問題である。
走査ドライブ回路への情報信号入力の数も変えれるので
、もし入力の数が５ならば各並列回路網中の切替えトラ
ンジスタの数も５になる。入力の数を７にすると、走査
ドライブ回路を、ガス放電パネルのような種々のマトリ
クス表示パネルと既に一緒に使用されてきたＡＳＣ文字
方式のような普通のアルフアベツト一数字信号編制器と
もつと簡単に両立させることができる。走査ドライブ回
路の薄膜トランジスタおよびその他の薄膜素子は、マス
クを使つて適当な真空装置中で逐次被着される。
、もし入力の数が５ならば各並列回路網中の切替えトラ
ンジスタの数も５になる。入力の数を７にすると、走査
ドライブ回路を、ガス放電パネルのような種々のマトリ
クス表示パネルと既に一緒に使用されてきたＡＳＣ文字
方式のような普通のアルフアベツト一数字信号編制器と
もつと簡単に両立させることができる。走査ドライブ回
路の薄膜トランジスタおよびその他の薄膜素子は、マス
クを使つて適当な真空装置中で逐次被着される。
トランジスタは基本的にはセレン化カドミウムの半導体
チャンネル素子であつて、銅製のソースコンタクトおよ
びドレインコンタクトを有する。代表的な例では、イン
ジウウの薄層は、導電度および素子の特性を変えるため
に半導体チヤンネルに被着される。トランジスタのゲー
ト電極と母線は代表的な例ではアルミニウムで作られ、
このアルミニウムは数ミルの広さにかつ約１０００λの
厚さに被着される。コンデンサはアルミニウムのパツド
であつて、パツド間には酸化アルミニウムが挿入される
。酸化アルミニウムの絶縁物はアレイ上のどんなクロス
オーバ点も分離しかつ絶縁するために使われる。これら
の薄膜被着技術は、ニユーヨーク州所在のエル・オラー
ド（Ｌ．ＨＯｌｌａｒｄ）、ジエイ・ウイリイ（Ｊ．Ｗ
ｙｌｌｅ）親子出版社から１９５６年に発行されだ薄膜
の真空蒸着゛に述べられているように、従来から周知で
ある。薄膜トランジスタ技術のもつと詳しく説明は、ニ
ューシャーシ州、エングルウツド・クリフス、プレンテ
イス・ホール所在のピ一・ウエイマ一（Ｐ．Ｗｅｉｍｅ
ｒ）出版社から１９６６年に発行されだ電界効果トラン
ジスタの第９章にされている。
チャンネル素子であつて、銅製のソースコンタクトおよ
びドレインコンタクトを有する。代表的な例では、イン
ジウウの薄層は、導電度および素子の特性を変えるため
に半導体チヤンネルに被着される。トランジスタのゲー
ト電極と母線は代表的な例ではアルミニウムで作られ、
このアルミニウムは数ミルの広さにかつ約１０００λの
厚さに被着される。コンデンサはアルミニウムのパツド
であつて、パツド間には酸化アルミニウムが挿入される
。酸化アルミニウムの絶縁物はアレイ上のどんなクロス
オーバ点も分離しかつ絶縁するために使われる。これら
の薄膜被着技術は、ニユーヨーク州所在のエル・オラー
ド（Ｌ．ＨＯｌｌａｒｄ）、ジエイ・ウイリイ（Ｊ．Ｗ
ｙｌｌｅ）親子出版社から１９５６年に発行されだ薄膜
の真空蒸着゛に述べられているように、従来から周知で
ある。薄膜トランジスタ技術のもつと詳しく説明は、ニ
ューシャーシ州、エングルウツド・クリフス、プレンテ
イス・ホール所在のピ一・ウエイマ一（Ｐ．Ｗｅｉｍｅ
ｒ）出版社から１９６６年に発行されだ電界効果トラン
ジスタの第９章にされている。
第１図はこの発明の走査ドライブ回路が組み込まれた平
形パネル式表示装置を示すプロツク図、第２図はこの発
明の走査ドライブ回路と一緒に使用できる代表的な表示
素子回路の回路図、第３図はこの発明の走査ドライブ回
路の回路図、第４図は情報信号の切替えを制御するため
にデコーダ回路網がどのように接続されるかを示す回路
図、第５図はデコーダ回路網の動作を説明するためのク
ロック信号の波形図である。 １０は表示パネル、１６は走査ドライブ回路、Ｖ−１〜
Ｖ−７ばｎ゛本の情報信号入力ライン、Ｘ−１〜Ｘ−２
８ばｍ゛本の情報信号出力ライン、ＴＡｌ〜ＴＤｌとＴ
Ａ２〜ＴＤ２とＴＡ３〜ＴＤ３とＴＡ４〜ＴＤ４はデコ
ーダ回路網を構成するトランジスタ、Ｔｌｌ〜Ｔｌ７と
Ｔ２ｌ〜Ｔ２７とＴ３ｌ〜Ｔ３７とＴ４ｌ〜Ｔ４７は切
替えトランジスタ、Ｃ−Ｘ１〜Ｃ−Ｘ２８は記憶コンデ
ンサである。
形パネル式表示装置を示すプロツク図、第２図はこの発
明の走査ドライブ回路と一緒に使用できる代表的な表示
素子回路の回路図、第３図はこの発明の走査ドライブ回
路の回路図、第４図は情報信号の切替えを制御するため
にデコーダ回路網がどのように接続されるかを示す回路
図、第５図はデコーダ回路網の動作を説明するためのク
ロック信号の波形図である。 １０は表示パネル、１６は走査ドライブ回路、Ｖ−１〜
Ｖ−７ばｎ゛本の情報信号入力ライン、Ｘ−１〜Ｘ−２
８ばｍ゛本の情報信号出力ライン、ＴＡｌ〜ＴＤｌとＴ
Ａ２〜ＴＤ２とＴＡ３〜ＴＤ３とＴＡ４〜ＴＤ４はデコ
ーダ回路網を構成するトランジスタ、Ｔｌｌ〜Ｔｌ７と
Ｔ２ｌ〜Ｔ２７とＴ３ｌ〜Ｔ３７とＴ４ｌ〜Ｔ４７は切
替えトランジスタ、Ｃ−Ｘ１〜Ｃ−Ｘ２８は記憶コンデ
ンサである。
Claims (1)
- 【特許請求の範囲】 １ Ｘ−Ｙマトリクス一致式アドレス決定可能な表示パ
ネルのための走査ドライブ回路であつて、複数本のクロ
ック入力ラインと、ｎ本の情報信号入力ラインと、ｍ（
たゞしｍ≫ｎ）本の情報信号出力ラインと、ｎ個１組全
部でｍ個の並列接続された情報信号切替えトランジスタ
から成る多数組のトランジスタ回路網と、各切替えトラ
ンジスタのソース電極と共通母線の間にそれぞれ接続さ
れた全部でｍ個の情報信号記憶コンデンサと、複数個の
並列接続されたトランジスタからそれぞれ成る多数個の
デコーダ回路網とを備え、各組のトランジスタ回路網中
の前記各切換えトランジスタは、そのドレイン電極が前
記ｎ本の情報信号入力ラインのどれか従つて前記表示パ
ネルのどれかの母線へ接続され、そのソース電極が前記
ｍ本の情報信号出力ラインのどれかへ接続されかつその
ゲート電極が各デコーダ回路網中の全てのトランジスタ
のドレイン電極へ接続され、前記全てのトランジスタの
ソース電極が前記共通母線へ接続され、そして前記全て
のトランジスタの各ゲート電極が前記複数本のクロック
入力ラインのどれかへ接続された走査ドライブ回路。 ２ トランジスタ回路網中の情報信号切替えトランジス
タおよびデコーダ回路網中のトランジスタ、並びに情報
信号記憶コンデンサが薄膜素子で構成される特許請求の
範囲第１項記載の走査ドライブ回路。 ３ 表示パネルが配設される基板の少なくとも一周辺縁
に一体に設けられることを特徴とする特許請求の範囲第
１項または第２項記載の走査ドライブ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/695,676 US4110662A (en) | 1976-06-14 | 1976-06-14 | Thin-film analog video scan and driver circuit for solid state displays |
| US0000SN695676 | 1976-06-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52153330A JPS52153330A (en) | 1977-12-20 |
| JPS598108B2 true JPS598108B2 (ja) | 1984-02-22 |
Family
ID=24794021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52069546A Expired JPS598108B2 (ja) | 1976-06-14 | 1977-06-14 | 走査ドライブ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4110662A (ja) |
| JP (1) | JPS598108B2 (ja) |
| DE (1) | DE2726481C2 (ja) |
| FR (1) | FR2355349A1 (ja) |
| GB (1) | GB1577463A (ja) |
| NL (1) | NL185745C (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2738586A1 (de) * | 1976-08-31 | 1978-03-02 | Kenneth Mason Holdings Ltd | Datenverarbeitungseinheit zum verarbeiten gedruckter daten |
| US4190836A (en) * | 1976-11-15 | 1980-02-26 | Hitachi, Ltd. | Dynamic drive circuit for light-emitting diodes |
| JPS54109722A (en) * | 1978-02-16 | 1979-08-28 | Sony Corp | Flat-type picture display device |
| NL7904282A (nl) * | 1979-05-31 | 1980-12-02 | Philips Nv | Weergeefinrichting. |
| JPS56104387A (en) | 1980-01-22 | 1981-08-20 | Citizen Watch Co Ltd | Display unit |
| DE3026392C2 (de) * | 1980-02-26 | 1985-08-22 | Sharp K.K., Osaka | Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung |
| JPS5799688A (en) * | 1980-12-11 | 1982-06-21 | Sharp Kk | Display driving circuit |
| JPS57201295A (en) * | 1981-06-04 | 1982-12-09 | Sony Corp | Two-dimensional address device |
| JPS5910988A (ja) * | 1982-07-12 | 1984-01-20 | ホシデン株式会社 | カラ−液晶表示器 |
| FR2594580B1 (fr) * | 1982-07-12 | 1988-11-04 | Hosiden Electronics Co | Procede de fabrication d'afficheur a cristaux liquides en matrice de points et afficheur ainsi fabrique |
| JPS5961818A (ja) * | 1982-10-01 | 1984-04-09 | Seiko Epson Corp | 液晶表示装置 |
| JPS59208590A (ja) * | 1983-05-11 | 1984-11-26 | シャープ株式会社 | 表示装置の駆動回路 |
| US4646079A (en) * | 1984-09-12 | 1987-02-24 | Cornell Research Foundation, Inc. | Self-scanning electroluminescent display |
| JPS6180226A (ja) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | アクテイブ・マトリツクス駆動装置 |
| JPS61236593A (ja) * | 1985-04-12 | 1986-10-21 | 松下電器産業株式会社 | 表示装置および表示方法 |
| EP0275140B1 (en) * | 1987-01-09 | 1995-07-19 | Hitachi, Ltd. | Method and circuit for scanning capacitive loads |
| EP0304484A4 (en) * | 1987-03-16 | 1990-12-27 | The Cherry Corporation | Video display interface |
| US4890101A (en) * | 1987-08-24 | 1989-12-26 | North American Philips Corporation | Apparatus for addressing active displays |
| US4870399A (en) * | 1987-08-24 | 1989-09-26 | North American Philips Corporation | Apparatus for addressing active displays |
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| US4963860A (en) * | 1988-02-01 | 1990-10-16 | General Electric Company | Integrated matrix display circuitry |
| US5010325A (en) * | 1988-12-19 | 1991-04-23 | Planar Systems, Inc. | Driving network for TFEL panel employing a video frame buffer |
| DE3931262A1 (de) * | 1989-09-19 | 1991-03-28 | Siemens Ag | Monolithisch integrierte led-anordnung in zeilenform |
| US5521747A (en) * | 1993-02-22 | 1996-05-28 | Engle; Craig D. | Electronically addressed deformable media light modulator |
| US5557177A (en) * | 1994-01-18 | 1996-09-17 | Engle; Craig D. | Enhanced electron beam addressed storage target |
| US5694155A (en) * | 1995-04-25 | 1997-12-02 | Stapleton; Robert E. | Flat panel display with edge contacting image area and method of manufacture thereof |
| DE19525019A1 (de) * | 1995-06-28 | 1997-01-02 | Dietmar Dipl Ing Hennig | Erweiterte Matrixschaltungsanordnung, Multiplexverfahren und Treiberschaltungsanordnung |
| US5757351A (en) * | 1995-10-10 | 1998-05-26 | Off World Limited, Corp. | Electrode storage display addressing system and method |
| JP2000163014A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| ES2312337T3 (es) * | 1999-03-11 | 2009-03-01 | Zeachem Inc. | Proceso para producir etanol. |
| US8339339B2 (en) * | 2000-12-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of driving the same, and electronic device |
| JP4898387B2 (ja) * | 2006-10-27 | 2012-03-14 | Ｙｋｋ Ａｐ株式会社 | 建具 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493812A (en) * | 1967-04-26 | 1970-02-03 | Rca Corp | Integrated thin film translators |
| US3716658A (en) * | 1967-06-13 | 1973-02-13 | M Rackman | Liquid-crystal television display system |
| US3513258A (en) * | 1967-06-13 | 1970-05-19 | Michael I Rackman | Electroluminescent television system |
| GB1280875A (en) * | 1969-07-04 | 1972-07-05 | Mullard Ltd | Improvements relating to electrical display devices |
| US3696393A (en) * | 1971-05-10 | 1972-10-03 | Hughes Aircraft Co | Analog display using light emitting diodes |
| US3765011A (en) * | 1971-06-10 | 1973-10-09 | Zenith Radio Corp | Flat panel image display |
| US3909788A (en) * | 1971-09-27 | 1975-09-30 | Litton Systems Inc | Driving circuits for light emitting diodes |
| US3749972A (en) * | 1972-04-27 | 1973-07-31 | Zenith Radio Corp | Image display panel |
| US3838209A (en) * | 1972-06-08 | 1974-09-24 | Matsushita Electric Industrial Co Ltd | Scanning apparatus for a matrix display panel |
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US3787834A (en) * | 1972-12-29 | 1974-01-22 | Ibm | Liquid crystal display system |
| GB1500259A (en) * | 1974-03-05 | 1978-02-08 | Nat Res Dev | Display devices |
| US4006298A (en) * | 1975-05-20 | 1977-02-01 | Gte Laboratories Incorporated | Bistable matrix television display system |
| US4006383A (en) * | 1975-11-28 | 1977-02-01 | Westinghouse Electric Corporation | Electroluminescent display panel with enlarged active display areas |
-
1976
- 1976-06-14 US US05/695,676 patent/US4110662A/en not_active Expired - Lifetime
-
1977
- 1977-06-06 NL NLAANVRAGE7706200,A patent/NL185745C/xx not_active IP Right Cessation
- 1977-06-11 DE DE2726481A patent/DE2726481C2/de not_active Expired
- 1977-06-13 FR FR7718062A patent/FR2355349A1/fr active Granted
- 1977-06-14 JP JP52069546A patent/JPS598108B2/ja not_active Expired
- 1977-06-14 GB GB24821/77A patent/GB1577463A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NL185745C (nl) | 1990-07-02 |
| DE2726481A1 (de) | 1977-12-29 |
| JPS52153330A (en) | 1977-12-20 |
| DE2726481C2 (de) | 1986-08-14 |
| NL7706200A (nl) | 1977-12-16 |
| FR2355349B1 (ja) | 1983-01-28 |
| US4110662A (en) | 1978-08-29 |
| NL185745B (nl) | 1990-02-01 |
| GB1577463A (en) | 1980-10-22 |
| FR2355349A1 (fr) | 1978-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS598108B2 (ja) | 走査ドライブ回路 | |
| US4114070A (en) | Display panel with simplified thin film interconnect system | |
| JPS6041586Y2 (ja) | エレクトロルミネセンス表示パネル | |
| US5019807A (en) | Display screen | |
| US4870399A (en) | Apparatus for addressing active displays | |
| EP0216188B1 (en) | Matrix display panel | |
| TWI278821B (en) | Electrooptical device and electronic device | |
| US4736137A (en) | Matrix display device | |
| CN105609058A (zh) | 背光源及显示装置 | |
| GB2304983A (en) | Display system | |
| JPS6259325B2 (ja) | ||
| JPH04322296A (ja) | アドレスできるマトリックス装置 | |
| JPH0514915B2 (ja) | ||
| US3715744A (en) | Graphic symbol display system including plural storage means and shared signal converter | |
| CN1183501C (zh) | 一种传送象素信息的电路结构及用于显示面板的信号多路分解器 | |
| US7746306B2 (en) | Display device having an improved video signal drive circuit | |
| US4890101A (en) | Apparatus for addressing active displays | |
| JPH0937159A (ja) | 画像検出器 | |
| US5781167A (en) | Analog video input flat panel display interface | |
| US5856666A (en) | Multiplexer circuit | |
| US3263120A (en) | Solid state display panel having delay line control of panel elements | |
| US3674928A (en) | Scanning apparatus for electroluminescent crossed-grid panel | |
| US3913090A (en) | Direct current electroluminescent panel using amorphous semiconductors for digitally addressing alpha-numeric displays | |
| JPH05108030A (ja) | 液晶パネルの駆動回路 | |
| US3739371A (en) | Cross addressed bistable display panel with selectable bilevel sustaining bias circuit |