JPS59813Y2 - 増幅回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、たとえばイコライザ増幅器などに用いられる
もので、電源電圧利用率を損うことなく、より大きな増
幅度が要求される増幅回路に関するものである。

従来、増幅段数が実質上２段の直結増幅器においては、
初段と次段の増幅素子は互に異極性のものが用いられる
。

たとえば第１図に示す如く初段の増幅素子にはＮチャン
ネル電界効果トランジスタ１を、次段の増幅素子にはＰ
ＮＰ）ランジスタ２を用いる。

いよ第１図に示した如き増幅段数が２段の増幅回路にお
いて、より大きな増幅度を得るための方法としては、そ
の第１の方法は初段増幅素子の負荷インピーダンス３を
大きくして、信号の次段の増幅素子への分流比を増加さ
せる方法と、第２の方法として増幅段の間のインピーダ
ンス低減回路たとえばエミッタホロワなどを挿入して次
段の増幅段をより低いインピーダンスで駆動する方法と
がある。

いま、第１の方法による場合において、次段のエミッタ
側に電圧降下を持たせ負荷インピーダンス３を大きくす
る事が行われるが、この場合電源電圧の利用率が悪化す
るという欠点がある。

また、負荷インピーダンス３を活性負荷化たとえば初段
の増幅段が差動増幅型式の場合はカレントミラー回路を
負荷とするなどにより見かけ上の負荷インピーダス３の
値を増加することができるが、次段の増幅段の入力イン
ピーダンスで制限をうけ、この方法による場合はこの方
法に上記第２の方法を併用して初めて充分な効果を発揮
するという欠点があった。

本考案は上記にかんがみなされたもので、上記の欠点を
解消して、簡単な回路構成で電源電圧の利用率を損うこ
となく大きな増幅度を得ることのできる増幅回路を提供
することを目的とする。

本考案は互に異なる極性の増幅素子からなる２段増幅素
子とその負荷インピーダンスとの間に抵抗を接続し、前
記抵抗と前記初段の増幅素子との共通接続点の電圧を入
力とするエミッタホロワまたはソースホロワを接続し、
前記エミッタホロワまたはソースホロワの出力端子と次
段の増幅素子の入力端子とをコンデンサを通して接続し
たことを特徴とする。

以下、本考案を実施例により説明する。

第２図は本考案の一実施例の増幅回路の回路図であり、
第１図の増幅回路と同一構成要素には同一の符号を付し
である。

第２図において、１および２はそれぞれＮチャンネル電
界効果トランジスタ（以下、単にＦＥＴ ）ランジスタ
と記す。

）およびＰＮＰ）ランジスタ（以下、単にトランジスタ
と記す。

）であり、３はＦＥＴ）−ランジスタ１の負荷インピー
ダンスとし、ての抵抗で゛あり、８はトランジスタ２の
負荷インピーダンスであり、９は定電流源である。

ＦＥＴ ｌ−ランジスタ］のドレインと抵抗３との間に
抵抗４を接続し、抵抗３に印加される電圧をトランジス
タ２のベースに人力し、ＦＥＴ１−ランジスタ１のドレ
イン電圧を入力端子するトランジスタ５からなるエミッ
タホロワを接続し、エミッタホロワの出力端子をコンデ
ンサ７を通してトランジスタ２のベースに接続する。

なお＋ｖＢは電源であり、抵抗６はエミッタホロワの負
荷抵抗である。

上記の如く構成した増幅回路において、Ｆ−ＥＴ）ラン
ジスタ１の入力端子Ｖ１とトランジスタ５の出力電圧■
２の比すなわちＦＥＴ）ランジスタ１と）ヘランジスタ
５からなる増幅回路の増幅度を考える。

まず第１図に示した増幅回路のＦＥＴ１−ランジスタ１
からなる初段の増幅度は Ｖ２ ／ Ｖｌ ＝ ｇｍ Ｒ，３・・・・・・・・・
・・・・・（１）で表される。

ここでｇｎｌはＦＥＴトランジスタ１の相互コンダクタ
ンス、Ｒ３は抵抗３の抵抗値である。

つぎに、コンデンサ７のインピーダンスを無視したとき
のＦＥＴ）ランジスタ１とトランジスタ５とからなる増
幅回路を書き改めれば第３図に示す如くになる。

ここで増幅度の計算に当って考慮すべきパラメータを、
ＦＥＴ）ランジスタ１の相互コンダクンスｇｍ、トラン
ジスタ５のハイブリッドパラメータｈｉｅ、 ｈ ｆｅ
とし、トランジスタ２のハイブリッドパラメータ）ｌｏ
ｅ、ｈｆ−ｅは省略する。

また、１１はＦＥＴ１−ランジスタ１のドレイン電流、
Ｉ２はトランジスタ５のベース電流、■３ｊま抵抗３と
６とに流れる合成電流とし、抵抗４および６の抵抗値を
それぞれＲ４およびＲ６とすれば、 工１ ”” ｖｉ ｇｔｔｓ ・曲・
曲・・・・・（２）Ｉ２＝ 工ｔ Ｒ４／ （ｈｔｏ
＋Ｒ４） 、−９−０，−＝ （３）Ｉ３：Ｉ
２（ｈｆ、＋ｔ ）＋（ＩＩ−Ｉ２ ） ・・・・・
・・・（４）Ｖ２ ＝ Ｉ３ （Ｒ３／ Ｒ６）
−−−（５）となる。

ここでＲ３／ Ｒ６は抵抗３と６との並列合成抵抗値で
ある。

上式よりり、Ｌ、Ｉ３を消去すると ・・・・・・・・（６） となる。

いま、たとえばＲ３／Ｒ６÷Ｒ３、Ｒ４／ （ｈ ＋ｅ
＋ Ｒ，４）牛１／２となるように抵抗４および６を
選択すｔＬば、 ｆｓ Ｖ２／Ｖｌ ”：ｇｍ ” Ｒ３（＋ １ ）
−−−（６’）となり、（１）式と比較すれば明らか
な如く、第２図に示す如く本考案の一実施例においては
第１図に示した従来の増幅回路に比較して約 （」工千１） 倍増幅度が増大することになる。

しかも、次段の増幅段への出力インピーダンスはむしろ
低下している。

上記のことは抵抗３の抵抗値を第１図に示した従来の増
幅回路と全く同一にした場合についてであり、このため
に電源電圧の利用率については全く減少することもない
。

また、上記した本考案の一実施例についての動作説明は
、初段をバイポーラトランジスタとしても全く同様に成
り立つ。

以上説明した如く本考案によれば、初段の増幅段を構成
する増幅素子の負荷インピーダンスが、見かけ上高イン
ピーダンス化し、増幅度は増大し、電源電圧の利用率は
全く損われることはない。

また、次段の増幅段への出力インピーダンスは高くなら
ないので、次段の増幅段の入力インピーダンスによって
、高い増幅度は殆んど影響されることはない。

また、次段の増幅段の直流電圧の損失を全く必要としな
い。

さらに増幅度が増大したことにより初段の増幅素子にか
かる直流電圧を低くとることができる効果もある。

【図面の簡単な説明】

第１図は従来の増幅回路の回路図、第２図は本考案の一
実施例の増幅回路の回路図、第３図は第２のコンデンサ
のインピーダンスを無視したときの回路図。 １・・・・・・ＦＥＴ）ランジスタ、２および５・・・
・・・トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 互に異なる極性の増幅素子からなる２段の増幅回路にお
   いて、初段の増幅素子１と、その負荷インピーダンス３
   との間に抵抗４を接続し、前記抵抗４と前記初段の増幅
   素子１との共通接続点の電圧を入力電圧とするエミッタ
   ホロワ５またはソースホロワを接続し、前記エミッタホ
   ロワ５またはソースホロワの出力端子と前記２段の増幅
   回路の次段の増幅素子２のベースとをコンテ゛ンサ７を
   通して接続し、前記次段の増幅素子２のコレクタを出力
   端子としたことを特徴とする増幅回路。