JPS5981772A - 位置検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 組立工程におけるワイヤボンディングの位置測定の自動
化に関する。

鑓来，ＩＣ，ＬＳＩなどの半導体製品の組立工程におけ
るベレットのダイボンディング工程において，ベレット
はかなり寸法が大永いものであり。

リードフレームと称する治具上にベレットを熱圧着する
場合，その位置決め精度は±１００μ以上であるため，
その位置ずれ量は作業者の目視により測定していたが，
この目視作業はパターンがきわめて集積化しているため
，作業者に精神的苦痛を与えていた。また、このような
精密作業においては．わずかの画定ミスが製品の歩留り
低下につながってくるため，信頼性の高い自動位置測定
装置を必要としてきた。

このような自動位置測定のためには．対象パターンをカ
メラで取込んで、２値化した後，そノパターンを処理す
る必要がある。その場合．２値化のしきい値をそれぞれ
の対象パターンから得るようにすることが考えられるが
，対象パターン毎にしきい恒量算をした後処理を行なう
必要があり。

その分処理が遅れるという問題がある。

本発明の目的は，このようなワイヤボンディング等を行
なうための目視作業を自動化し、高信頼度，高積度かつ
高速度の自動位置測定装置を提供することにある。

（以下余白） 第１図は・ワイヤボンディングのなされる前の。

たとえばＬＳＩペレットのような半導体部品を示す、同
図中、１はＬＳＩペレット（以下ペレットと略記する）
、２はタブと称されるペレットの台座部分・３−０　、
３−１　、　叫・−（一部は図示せず）はペレット１内
のポンディングパッド（以下、パッドと略記する）、　
４−０．４−１．等はリードフレームの一部である外部
電極で、パッド３−ｏ。

３−１は同図には簡単のため３−０．３−１の２個しか
記載してないが、外部電極４−０．４−１と同数だけ、
実際には２０〜４０個程度設けてあり・ワイヤボンディ
ングによりそれぞれ対応するパッドと外部電極とを金線
やアルミ線で互いに接続する。

ここで問題となるのは・ペレット位置すなわち直角座標
で表わした場合の座標（Ｘ、Ｙ）と・ペレット方向すな
わち角度（θ）のばらつきである。

この場合、ばらつきの大きさ、すなわちΔＸおよびΔＹ
は±１００〜ｉｓｏμ、Δθは３０’程度であり、自動
的にワイヤボンディングを行なうには、各パッドの位置
を±１０μ程度で検出する必要がある。

本発明では、たとえば第２図に示すように、パッドが存
在するペレット１の周辺部に少なくとも二つの視野像５
−０．５−１を設定し、その中のパッド３−０．３−１
”ｋ、不発明と同一出願人によシ既に出願された“特定
パターンの認識方法′（特願昭５１−１４０３１号）に
よシ検出する。

上記視野像の数としては、ペレットの回転ずｒしΔθを
検出するために複数個必要であるが、説明を簡単にする
ため１便宜上２個としておく。なお視野像の大きさとし
ては、ペレットの位置ずれΔＸ。

ΔＹおよび回転ずれΔθ等をカバーできるよう６００μ
程度のものとする。また視野像の位置は可変で、種々の
大きさのペレットに対してもパッド検出を行なえるよう
に１本発明の装置では、それぞれの視野像の位置を任意
に指定できるようにする。

第３図は本発明による位置検出装置の基本構成を示す。

同図中、６はリードフレームと称する金属板で、前第１
図に示したように、そのタブ２の部分にペレット１が一
部ピッチで圧着されている。

７はフレーム送シ機構で、図示の破線の矢印の方向にリ
ードフレーム６を間欠的に送り、光学系の直下にペレッ
ト１を一個づつ供給する。また８はペレット照明用光源
、９は半透明鏡、１０はペレット１の拡大像を得るため
の対物レンズ、１１は像分割用の反射鏡であシ、ペレッ
ト１からの拡大像を少なくとも二つの部分像に分割する
。同図は二つの部分像に分割する場合を示し、これによ
って図示の１２−０．１２−１の位置にペレット１の一
部の拡大された実像が得られる。

１３−０．１３−１はリレーレンズ、１４−０゜１４−
１は光学像を走査して時間的なアナログ映像信号に変換
するための光電変換装置で、−例としてビジコン等のＴ
Ｖカメラなどを用いる。１５−０．１５−ｉは上記のＴ
Ｖカメラ移動用の載物台で、光電変換装置１４−０．１
４−１の受光面に平行な平面内で光電変換装置を移動す
ることにより・ペレット１の品種を変更した場合、ペレ
ットに応じて視野の位置を調節するためのものである。

１６−０．１６−１は光電変換装置１５−０゜１５−１
からのアナログ映像信号、１７は映像処理装置で、アナ
ログ映像信号１６−０．１６−１の２値化、パッド検出
処理等を行なう。２１は計算機のような制御装置で、パ
ッド検出処理に必要なデータ処理映像処理回路の制御等
を信号１８゜２０およびインターフェイス１９を介して
行なう。

２２はフレーム送り機構７及び載物台１５−０゜１５−
１の駆動回路、２３は駆動回路２２を制御するための回
路で、信号２４．インターフェイス１９および信号２０
を介して計算機に接続されている。

２５は自動ワイヤボンダで、映像処理装置１７で求めた
パッドの位置をもとに、計算機２１ですべてのパッドの
位置が求められ、この自動ワイヤボンダ２５で各パッド
と外部電極とを金属線で自動的に接続する。この場合、
パッドの位置を検出する速度と自動ワイヤボンディング
を行なう速度とが整合しないときには自動ワイヤボンダ
２５にカセットテープのようなバッファを付加して入力
信号を一時記憶させ、検出ステーション２６と自動ワイ
ヤボンダ２５とをオフライン的に結合させるようなシス
テムも考えられる。

またパッド位置検出速度がフレーム送シ速度に比べて十
分速い場合には、第４図に示すように。

１台の映像処理装置および計算機で複数台の検出ステー
ション２６を制御するようにできる。本発明では、１台
の映像処理装置および計算機で少なくとも４台の検出ス
テーションをまかなうようなシステムを提供する。

次に、本発明による映像処理の概要を示す。第５図にお
いて、３０は本発明の光学系におけるＴＶカメラ等の光
電変換器から得られるペレットの部分拡大像のアナログ
映像を示す。同図中、正方形の部分３１はアルミニウム
のパッド、３２は上記３１の延長で内部配線への引出部
、３３は前工程における検査用プローバの傷跡である。

ペレットは品種によって種々の大きさのものがあるが、
いずれもパッドの正方形の部分３１の大きさは共通で、
はぼ１２０μ口である。この場合・引出部３２としては
ＬＳＩの品種やぺにット内の視野の位置によシ、上下左
右いずれの側にも出ている可能性がある。また、プロー
バの傷跡３３の大きさはほぼ一定しているが、パッド内
での位置は不定である。なおバット３１の周辺部３４は
酸化シリコンのコーティング部、３５はペレットの縁の
シリコン部、３６はペレット外部の金−シリコン共晶部
である。

前記第３図に示したような落射照明の場合、パッドのよ
うなアルミ部が最も明るく、次いでシリコン部３５．酸
化シリコン部３４の順に暗くなる。

金−シリコン共晶部３６は、光学系の光軸方向に傾斜が
あるため図示のようにペレット近辺が最も暗く・ペレッ
トから離れるにつれて除々に明るくなる。また、プロー
パの傷跡３３はくぼんでいるため暗くなる。

第６図は第５図のアナログ映像３０を、アルミ部の明る
さと酸化シリコン部の明るさとの中間の明るさをしきい
値として２値化した場合の２値化映像である。図示のよ
うに、パッド４１、引出部４２、シリコン部４５および
金−シリコン共晶部４６のペレットから遠い部分４６−
１は白になシ。

プローバの傷跡４３．酸化シリコン部４４および金−共
晶部４６のペレットに近い部分４６−〇は黒（ハツチン
グ部分）になる。このように、アナログ映像信号を２値
化できれば、比較的簡単な映像処理装置を実現できるた
め、本発明では処理対象を２値化映像とする。

また、本発明では映像の電気的処理をさらに容易にする
ため、２値化映像をたとえば第７図のようにＸ方向に３
２０絵素・Ｙ方向に２４０絵素にサンプリングする。な
お同図のＸ方向６４絵素・Ｙ方向２０絵素の部分は加縮
区間であり、その中のＸ方向３２絵素、Ｙ方向１２絵素
の帯状の部分はＴＶカメラの外部同期信号のパルスが出
る部分である。なお・図示の分割された各格子点のＸ。

Ｙ両方向に１絵素毎、２絵素毎、・・・・・・に映像の
サンプリングを行なうことを・以降では゛モード１゛。

”モード２”、・・・・・・と呼ぶことにする。第７図
において、・印はモード１のサンプリング・■印はモー
ド４のサンプリングを・それぞれ示している。

ところで・パッド検出のための本発明の基本的な映像処
理は・ （１）２値化用しきい恒量算 （２）マクロ処理 （３）方向チェック （４）　　ミクロ処理 の四つから成り立っており・その他の処理として・（５
）各視野中のパッド相互位置の判定（６）すべてのパッ
ド位置の計算 などの処理がある。

このうち、（りは前記のように、アルミ部と酸化シリコ
ン部の各映像信号レベルの中間の値をしきい値として求
めるための処理である。（２）はパッドの大体の位置を
検出するためのものである。（３）は（２）で検出した
パッドが、はたして所定の方向に引出部が出ているかど
うかを調べるためのものである。さらに（４）の処理は
、（２）で検出したパッドの位置を高ずｎ度に検出する
ためのものである。

これら（１）〜（４）の処理は本発明の映像処理回路を
使用し、各処理に必要なデータ処理のみを計算機プログ
ラムで行ない、これに対しく５）、　（６）はすべて計
算機プログラムで処理するようにする。また・本発明で
はペレットを間欠的に移動し・ペレットが停止している
期間中に上記のような映像処理を行なう。したがって、
その期間中、各ＴＶカメラからは同一の映像信号が繰シ
返し得られる。

以下、上記の（１）〜（４）の各映像処理の状態を概説
する。

１ず、（１）の２値化用しきい恒量算の状態を第８図に
示す。同図中、ｆｏ（す、　　ｆ（りばＴＶカメラから
得られるアナログ映像信号であり１元来ｆ　Ｏ（ｔ）で
あったものがドリフトによりｆ　（ｔ）に変化したもの
とする。

前述のようにペレットは停止しているため１図示のよう
な短時間の期間中、ｆ（りは同一の信号が繰り返し入力
されるほぼ周期的な信号（周期的１６７ｍｓ　）と考え
てよい。なお同図中・ｔｏ。

Ｚｌ　＊　ｔ２　＋　Ｚ３はそれぞれペレットの極端に
明るい部分、アルミ部、酸化シリコン部、極端に暗い部
分に対応した信号レベルである。このうち極端に明るい
部分とは、落射照明の場合、アルミ部。

金−シリコン共晶部などに存在する正反射の部分で、極
端に暗い部分とは、金−シリコン共晶部のペレット近辺
の陰の部分である。

２値化の目的からは、このような信号レベルは無視した
い。そこで、Ａｎ、ｔｗのように無視すべき信号レベル
限界を設定し、Ｌ　Ｂ　−ｔ　ｗの範囲のあるしきい値
θｎ−１を設定して・この範囲内のθｎ−１以上および
θｎ−１以下の各映像平均レベルｌ　ｆ　ｗ　”１）　
、？？　ヨびΔ（ｎ　（ｎ−ｔ　）を求め・各平均し６
ルから新たなしきい値θｎを次のように決める。

すなわち％　ｎ＝＝ｌ、２．・・・・・・Ｎに対して、
θｎ＝θｎ−１＋γ（β２１ｗ（”−”）−（１−β）
ΔｆＢ（ｎ−１））・・・・・・　（１） ただし・ Δｒｗ（ｎ−１＝　　Ｊ　　　　　　（ｒ（リ−θ、−
１）／　　Σｔｔｗｎ−１ｔＣｌｗｎ−１ ・・・・・・　（２） ・・・・・・　（３） ただし、０くβ〈１．γ〉１ ココニ、β、ｌ−βは２１ｗ（ｎ−ｔ）、ΔｆＢ（ｎ−
１）［対する荷重・γは式（１）の右辺第２項のしきい
値修正量の過不足を補う係数であシ”　ｗｎ−１はθｎ
−１≦ｆ（ｔ）５７ｗを−ｔＢｎ　−１はθｎ−１≧ｆ
（ｔ）≧Ａｎをそれぞれ満足する時間区間である。また
、ペレットの映像では・Ｎ≧３で１１　とｔ２をβ：（
１−β）に分割するようなしきい値を定めることができ
る。ｎの単位としては、ＴＶカメラの場合、通常１フイ
一ルド時間（キ１６７ｍ５）である。なお図示のＴに相
当する時間帯以外の信号をマスクするようにすれば、さ
らに精度よく２値化のしきい値を求めることができる。

このように、ある時間帯の信号のみを処理の対象とする
場合、その時間帯以降では”エリアゲート処理”を行な
うことにする。すなわち、Ｔのような時間帯は画面上の
ある長方形領域に対応するため、その長方形の左上隅位
置とＸ、Ｙ方向の大きさを指定し、その内部の信号のみ
を処理する。

また、上記のしきい恒量算処理は１画面のサンプリング
は粗くても差支えないので・本発明では、たとえばモー
ド４程度のサンプリングで行なうようにする。

以上のようにすることによシ、たとえアナログ映像信号
がドリフトしても安定にしきい値をそのドリフトに追従
させることができ、信頼性の高い２値化信号を得ること
ができる。

第９図は・上記の２値化用しきい恒量算処理回路を動作
させるだめの計算機のソフトウェアの処理の状態を示す
。図示のように、まず５０でしきい値計算回路の処理に
必要なデータを与えた後、５１でしきい値計算回路を起
動する。それ以降、計算機としては５２のように処理終
了の待ち状態に入るが、その間、計算機をただ待たせて
おくのではなく、別個の作業を行なうようにすれば・処
理時間を大幅に短縮することができる。

なお５３はしきい値計算回路からの処理終了の割込み要
求であり、映像走査点が５０で与えたエリアゲートの外
へ完全に出たとき（すなわち、第８図の時間帯Ｔ’を通
った直後）に発生し、計算機は次の５４の処理へ移るこ
とができる。５５はしきい恒量算の反復回数を判定する
処理であり、ｎ〈Ｎの場合のｎを更新して再び５０の処
理を繰り返し、　ｎ　＝Ｈの場合、しきい値は求まった
として次の５６の処理へ移る。

上記のように、計算機が必要なデータを処理回路に与え
て起動させてのち、終了割込みを待ちながら別作業を行
なうような処理方法は、本発明の（１）〜（４）の映像
処理に共通の基本的形態である。これにより計算機の処
理時間を最大限に活用することができ・それに伴い高速
処理が可能となるから、第４図に示したような複数台の
検出ステーションを１台の計算機、映像処理回路でまか
なうようなシステムを実現できる。

次に、（２）項のマクロ処理の状態を説明する。

本発明のマクロ処理に関係する回路としては、（ａ）　
　ノイズ除去回路 Φ）群パターンマツチング回路 の二つがある。（ａ）は量子化した２値イヒ映イ象中の
ノイズや量子化誤差を処理するためのもので、（ｂ）は
パッドの大略の位置を検出するものである。ここで、　
（ａ）、　（ｂ）いずれも検出精度は問題とならがい力
・ら、本発明では、たとえばモード４程度のサンプリン
グで処理するようにする。ただし、映像ノイズが少ない
場合には、（ａ）の処理を省略しても差しつかえない。

第１０図、第１１図に（ａ）の回路によるノイズ除去の
処理の状態を示す。この場合、ノ（ラドの２ｆ直化映像
をモード４程度でサンプリングすると第１０図のよりな
／（ターンが得られる力；、一般に７０−０．７０−１
．７０−２のような〕くターン境界部の量子化誤差や・
７１−０．７１−１のように微小なノイズが発生する。

ところ力；ベレットのパターンに着目すると、プローノ
（の傷跡４３や引出部４２などの例外を除けば、はとん
どＸ、　Ｙいずれかの方向に平行な成分から成り立って
いる。

したがって、たとえば量子化映像中の各点に対して第１
０図の７２のようなＸ、Ｙ方向に平行な成分しかもたな
い十字状の領域（Ｘ、Ｙ方向ともｉ絵素からなる）を考
え、その中にｉ　−１絵素以上白絵素が含まれておれば
白とし、ｉ　−１絵素未満ならば黒とするような変換を
行なえば、第１１図のようなパターンが得られる。ただ
し、同図はｉ＝５の例である。

この変換を行なえば、第１０図における／くット。

４１、引出し部４２およびプローノ（の傷跡４３等は第
１１図に示す６１．６２および６３のようになって、パ
ターン中の量子化誤差や、微小なノイズは除去すること
ができる。しかしｉ６あまり大きくすると、ノイズが）
（ラド近辺に存在する場合などにパッドの形状を大幅に
変えてしまうことがあるため、ＬＳＩベレットの場合、
ｉ＝５程度力（妥当と考えられる。したがって、比較的
大きなノイズや量子化誤差については若干小さくするこ
とはできても、完全に除去することは困難である。

次に、第１２図に（ｂ）回路による群ノくターンマツチ
ング処理の状態を示す。同図のように、Ｘ、　Ｙ方向と
も、たとえば５絵素の幅の四つの正方形の領域（標準）
くターン）７３−０．７３−１．７３−２．７３−３を
、相互の相対位置を保存したまま一体としたノくターン
７３を用いてノイズ除去後の映像面上を走査させ、各領
域での対象ノくターンと、図示のような白黒の標準ノく
ターンとの一致を判定する。

同図のように、マスクツくターンを設けるのは、ノイズ
除去では除去しきれな７５Ｓ′）た大きな量子イヒ誤差
や・ペレットの回転ずれによるノくラドの傾きの影響を
少なくするためである。このようにして四つの領域のう
ち三つ以上の領域でノくターンの一致が取れ、しかも指
定したエリアゲート内であれば、その点をノくラドとし
て抽出する。たとえば・図示のように右下隅にプローノ
（の傷跡６３力；あるパッド６１に対しては、領域７３
−０．７３−１゜７３−２の各中心がＡ点、Ｂ点、０点
のような特＠を通過したとき、それぞれの白黒標準）く
ターンに一致するから、そのタイミングで°ノ（ターン
検出“の信号を出すことができる。この場合、Ａ〜Ｃ点
はそれぞれ複数個存在するものであるが、同図では簡単
のため、各１点ずつを示す・いま・各領域の白黒標準パ
ターン１ｓ（ｕ、Ｖ）、マスクパターン’ｋＭ（ｕ、Ｖ
）、量子化映像面上のある点（Ｘ、Ｙ）とそれぞれに対
応する領域Ｕ内での対象パターンをＩ　（Ｘ＋ｕ、　ｙ
−４−ｖ　）とおくと、点（Ｘ、Ｙ）でパターンが一致
するかどうかは次の論理関数Ｊ　（Ｘ、Ｙ）が成り立つ
かどうかを調べればよい。

・・・・・・　（４） は領域Ｕにおける全絵素情報の論理和、−−−一は論理
否定を表わす。

各領域間のＸ、Ｙ方向の距離は、パッドの大きさすなわ
ち検出系の倍率で決まり、領域の大きさを５絵素Ｘ５絵
素にした場合、Ｋ　ｘ　”　Ｋ　ｙ　＝　３（絵素）程
度が適当である。

しかし、上記のマスクパターンだけでは完全には除去で
きない大きな量子化誤差やパッドの傾きなどのほかに、
実際にはさらにＴＶ右カメラ偏向ひずみや光学系のひず
みなどがある。よって本発明では・これらの影響を勘案
して・第１３図のように領域間の距離をＸ方向にＫｘ±
１（絵素）、Ｋｙ土１（絵素）の幅を持たせ、各距離の
組合せが（Ｋｘ、　Ｋｙ）、　（Ｋｘ−１，Ｋｙ−１）
、　（Ｋｘ＋１　、　Ｋｙ＋　１　）の三つを満足する
群パターンマツチングの判定を同時に行なうようにする
。

以上のように、パターン７３内の領域間の距離に変動許
容幅を持たせることにより、すべてのパッドを多少多め
に抽出する。すなわち、たとえば第１２図の抽出点Ａ、
、Ｂ、Ｃの近傍の点、たとえばＡ／　、Ｂ／　、ｃ／の
ような点も抽出される。したがって群パターンマツチン
グ回路では、抽出されたパッドの位置とその抽出され方
、すなわち。

いずれの領域間距離で四つの領域のうち・どの領域でア
ツチングが取れたか（この処理をマツチングモードの判
定と呼ぶ）をバッファメモリ内に一時格納しておき、計
算機プログラムで近接するパッドの結合（バインド）を
行なう。したがって。

計算機プログラムの動作としては第１４図のようになる
。同図のように、しきい恒量算処理と同様に、処理終了
の待ち状態時に群パターンマツチング回路がパッド抽出
動作を行ない、処理終了割込要求７７によりこの待ち状
態が解除できる状態になり、次の処理７８へ進むことが
できる。

次に、（３）項の方向チェックの処理の状態を第１５図
に示す。この処理は、図示のように（２）のマクロ処理
により抽出されたパッドの特徴点（同図の例ではＡ点、
Ｂ点、Ｃ点）の外側にｄ（絵素）だけ離れた四つの方向
に長手方向と短手方向がそれぞれａ（絵素）とｂ（絵素
）の長さの長方形８０−０．８０−１．８０−２．８０
−３を想定し、各長方形内の白の面積を計数するもので
ある。

そして、所定の方向（同図の例では右方向）の長方形内
の白面積が所定のしきい値Ｓｏ以上、他の３方向の長方
形内の白面積が所定のしきい値ｓｏ′以下であるか否か
を判定する。このよ５な判定により・（２）の群パター
ンマツチング処理でたとえ誤ってパッドを検出したとし
てもリジェクトし、所定のパッドのみを確実に抽出する
ことができる。

本発明では上記の方向チェックの処理のうち。

四つの長方形内の白面積を計数する処理は専用装置で行
ない、他の処理は計算機プログラムで行なうようにする
。また上記のような方向チェックの処理において、処理
を高速化するために白面積カウンタを複数個用意し、並
列動作させるのが望ましい。本発明では、たとえば白面
積カウンタ４個をまとめて°白面積カウンタ群″とし・
第１６図に示すようなエリアゲートおよび白面積カウン
ト用の長方形を指定する。

すなわち、一般にＳ＊点をすべての白面積カウント用の
長方形の図形より上（Ｙ座標小）にとり・このＳ＊点を
基準に各長方形の左上隅の点Ｓｏ〜Ｓ３の座標と、Ｘ、
Ｙ方向の長さくａｏ　ｒ　ｂｏ　）〜（”ａ　、　ｂ３
　）ｅ与える。この場合・Ｓｏの座標は（Ｘｓ　、Ｙｓ
　）−Ｓｏの座標は（Ｘｓ＋Ｘ１ｌｏ。

Ｙｓ　＋　３’ｇｏ　）　−Ｓｔの座標は（Ｘｓ　十Ｘ
ｓ＋　、　Ｙｓ＋Ｙｇｌ）−８２の座標は（Ｘｓ　＋Ｘ
ｌ！２　＊　Ｙｓ　＋Ｙｓｚ）−８３の座標は（Ｘｓ　
＋　Ｘｓｓ　、　Ｙｓ　十ｙｓ３）である。このように
することにより、すべての長方形のうち、映像走査が最
後の点Ｅ’に白面積カウンタ群で自動的に求め、図示の
破線の内部をエリアゲートになるようにする。これによ
り、映像走査点がＥ点を通過した後、再びこの白面積カ
ウンタ群を動作させることができ、同一画面内の複数個
の白面積カウンタ群の処理をリアルタイム（すなわち同
一フィールド内）で行なえる利点がある。

第１７図は、このような白面積カウンタ群りによる方向
チェックのプログラムの動作を示す。

次に、（４）項のミクロ処理の状態全第１８図に示す。

この処理は、図示のように（２）のマクロ処理で抽出さ
れたパッドの各特徴点（同図ではＡ点、Ｂ点、Ｃ点）の
付近にｅ　（Ｊ紫）の距離だけ離れた位置に長手、短手
方向がｆ（絵素）９ｇ（絵素）の長さの長方形を想定し
、各長方形内の白面積を計数する。各特徴点における長
方形の数は、たとえばＡ点、Ｃ点のような直角コーナ部
ではそれぞれ２個（ただし互いに直交する）・Ｂ点のよ
うな稜線部では１個であり、長手方向に必ず白黒パター
ンが変化するようにｆの大きさを取る必要がある。この
ようにして想定した各長方形内の白面積は、マクロ処理
により抽出された特徴点の位置に依存した値をとる。逆
にいえば、各長方形の白面積からたとえばＡＯ点、Ｂｏ
点＋ＣＯ点のように、各特徴点Ａ点、Ｂ点、Ｃ点の位置
を簡単な計算によジ補正することができる。

以上のミクロ処理は、（３）項の方向チェックと同様に
白面積カウンタ群Ｍｅ使用することができ。

ただ想定する長方形の位置と大きさを変えればよい。ま
た、（２）項のマクロ処理の群パターンマツチング回路
では、四つの領域のうち三つ以上で一致がとれれば、そ
の点全パッドとして抽出するが、ミクロ処理では、その
マツチングのとれた特徴点（同図ではＡ点、Ｂ点、Ｃ点
）に応じて各長方形を設けるようにする。

第１９図にミクロ処理に対するプログラムの動作を示す
。同図において、白面積カウンタ群Ｍはたとえば４個の
白面積カウンタを一括したもので、前記の白面積カウン
タＤと同一のものでも、別個のものでも構わない。同一
のものとした場合、装置規模は小さくなるが、方向チェ
ック処理を行なった後・ミクロ処理を行なうような順次
処理とならざるを得ないため、処理時間がかかる。一方
、別個のものにした場合、装置規模は多少大きくなるが
同時処理が可能であり、処理時間はかから々い。

本実流側では白面積カウンタ群り、Ｍを互いに別回路と
し、高速処理を行なうようにする。また。

同は１の９２．９６の処理とも白面積カウンタ群Ｍ全共
有するが、これは上側の特徴点から下側の特徴点へ映像
走査が移行する間に充分時間的余裕があるため、同一フ
ィールド時間内でミクロ処理を完了することができ・白
面積カウンタ群Ｍの有効活用を図るからである。

第２０図に、上記（１）〜（４）の四つの処理の多重動
作の例ケ示す。ただし、同図は検出ステーション１台、
’＋’ｖカメラ２台、２値化用しきい恒量算回路１台１
群パターンマツチング回路１台および白１ｍ債カウンタ
群（各４個づつの白面積カウンタ）２台の場合である。

ここで、各処理を示す図形中に記入された数値ｊ−１（
のうち、ｊは検出動イ乍試行回数、にはＴＶ右カメラ号
（０，１）による処理であることを示し・また各処理１
司の矢印はそれぞれ処理回路の処理終了割込みによる起
動を意味する。また、（１）のしきい恒量算処理すなわ
ち２イ直化処理のフィールド間の矢印はしきいイ１直言
士算のくり返し動作を表わし、この場合、各カメラ力・
らのアナログ映像信号からしきい値全決定するために・
３フイールドづつ費されること全意味する。さらに（４
）のミクロ処理途中における矢印は、白面積カウンタ群
の再起動を意味する。なお（２）のマクロ処理全最初か
ら起動したのは次の理由による。

（＋）ＬＳＩペレットの場合、ペレットの反射率のばら
つきは少ないため、実際上２値化のしきい値は突然変化
することはない。

（ｌｉ）したがって、前ペレットの２値化に適用したし
きい値は、現在調べているペレットにも１尚用できる可
能性が高い。

（１）Ｌ、かも２値化処理は合計６フイールドカＪ＞る
ため、現在調べているベレットに対するしきい値の計算
を待つと遅くなる。

ところが、（工）の２値化処理の目的は、映像信号の利
得や直流レベルのドリフトによる、非常にゆっくりとし
た変化に追従するしきい値を求めることであるため・こ
の処理にも起動をかける必要がある。したがって、映（
象処理回路としては（１）のしきい１１区計算回路と２
値化回路とを別個の回路に切り離し、２値化回路のしき
い値ｔしきい恒量算回路とは独立に与えられるようにす
る。また・（２）のマクロ処理終了後、（３）の方向チ
ェック処理と（４）のミクロ処理に同時に起動がかけら
れるのは・マクロ処理によりパッドの位置が大まかに与
えられるので、方向チェックとミクロ処理ともにこの位
置の情報があれば十分で、所定の長方形を複数個発生す
ることができるからである。

以上のようにすれば、（５）の゛判定°、すなわち２視
野合理性チェックで合格の場合、一応前回のしきい値に
よるパッド検出が可能であるが・（１）のしきい値計算
がまだＴＶカメラＯに対応するしきい値しか終了してい
ないので、次のＴＶカメラ１に対応するしきい値計算が
終了するまで待たせるようにする。

ところが不合格であれば、図示のように新たなしきい値
が求壕った段階で、再びマクロ処理→方向チェック処理
、ミクロ処理を起動すればよい。

かくして、１回目の判定で合格の場合は６フイールド（
＝１００ｍＳ）、２回目の判定で合格の場合は８フイー
ルド（＝１３３ｍＳ）の時間で・パッド検出を行なうこ
とができる。

処理時間をさらに短縮したい場合は、各処理回路の数を
増加すればよい。しかし上記の処理時間は、フレーム送
りやカセットテープへの書き込み・あるいはワイヤボン
ディングの時間に比べて充分短いので、第４図でｎ＝４
程度の検出システムでは実用上問題にならない。

以上の各処理において、計算機プログラムによる処理が
幾つかあったが、座標計算程度の単純なものばかりなの
で計算機の代わりにマイクロコンピュータで置換でき、
装置規模の増大をいとわなければ専用装置で実現できる
。

以下・本発明を実施例により詳細に説明する。

第２１図は第４図における映像処理装置ｔ１７と、イン
ターフェイス１９の映像処理装置に関係する部分１９′
を含めた、本発明装置の基本構成の一例を示す。同図は
、第４図における検出ステーションの数が４．しきい恒
量算回路の数が１１群パターンマツチング回路の数が１
．白面積カウンタ４個で構成された白面積カウンタ群の
数が２の場合の構成例である。同図中、１６　　Ｉｌｌ
　　ＩＴ（ｉｓ　＝ｏ〜３．ｊｔ＝ｏ、１）は、第１８
番目の検出ステーションの第ｉＴ番目のＴＶカメラから
のアナログ映像信号である。

１００はいずれも映像前処理回路で、ＴＶカメラからの
アナログ映像信号の直流再生、偏向歪の補ＩＥ、シェー
ジング補正および２値化の処理を行なう。すなわち、映
像前処理回路１００の中の信号補正回路１０１は、アナ
ログ映像信号の直流再生、偏向歪の油止、シェージング
補正を行なう回路で、この場合、三者とも従来方式を用
いる。

１０２は２イ直化回路で、その中の１０３はしきい値可
変型のシュミット回路、１０４はＤ／Ａ変換器、１０５
はレジスタであり、前記（１）の２値化用しきい値計算
処理により求まったしきい値Ｔ　ＨＲｊｓ　ｉ７をいず
れかのレジスタ１０５に書き込み。

その値を保持する。したがって、第９図に示したような
処理によりレジスタ１０５の出力、すなわちＤ／Ａｆ換
器１０４の出力からアナログ映像信号ＶＩＤ’１ｌｌＴ
のドリフト変化に追従するしきい値ＴＨＲｊｓ　　ｉｒ
ｔシュミット回路１０３へ提供することができ、常に安
定な２値化映像信号ＢＮ几ｉ８　ｉＴを得ることができ
る。一方、アナログ映像信号ＶＩＤｉｌｌ　　ｉＴは図
示のようにセレクタ１０６を介してしぎい恒量算回路１
０７へ入力され、しきい値計算処理が行なわれる。

このように、本発明では２値化用のしきい恒量算回路と
２値化回路とを分離させたため、第２０図で説明した映
像処理を同時に行なうことができる。

また・各シュミット回路１０３から得られる２値化映像
信号ＢＮＲ１＠　ｉ〒は、セレクタ１０６を介してノイ
ズ除去回路１０９．白面積カウンタ群ＤＩ　１１．白面
積カウンタ群Ｍ１１２のいずれかに順次に信号ＮＢＮＲ
，ＤＢＮＲ，ＭＢＮＲとして供給される。各映像前処理
回路１００からはＢＮＲｌｓ　Ｏ，ＢＮＲＩｓ　１のよ
うに２種類の２値化信号が供給されるが、セレクタ１０
６としては２：３の信号の接続関係を任意に指定するこ
とができる。また、各映像前処理回路１００相互の間を
またがるような信号の接続関係はないものとし・セレク
タ１０６Ｖｃ、その映像処理回路の番号すなわち検出ス
テーションの番号ｉ８を指定する。

以上のような信号の接続関係は、インターフェイス１９
′経由で計算機からレジスタ１０８に書き込まれ、ＳＥ
Ｌ信号としてセレクタ１０６へ与えられる。また、ノイ
ズ除去回路１０９の出力ＰＢＮ几は群パターンマツチン
グ回路１１０へ供給され・パッドを粗い精度で抽出する
。かくして図示のように、しきい恒量算回路１０７９群
パターンマツチング回路１１０．白面積カウンタ群Ｄ１
１１、白面積カウンタ群Ｍ１１２のデータ転送。

起動１割込みの制御を、インターフェイス１９′を経由
して行なう。なお１１３は同期分配回路で・同図に示す
各回路および各ＴＶカメラで必要な同期信号、走査点の
座標を表わす信号等を供給する。

上記の説明では、２値化映像信号はノイズ除去回路１０
９を経由４で群パターンマツチング回路１１０へ与えら
れていたが、映像にノイズが少ない場合は、必ずしもノ
イズ除去回路を必要としない。

以上の映像処理回路の詳細な説明を、ＨＩＴＡＣ−１０
Ｉ　Ｃ商品名）のような小型計算機に接続した場合の各
回路の実施例によって説明する。なお。

一般の計′＃、機の場合でも、以下の実施例とおおむね
同じ考えで実現できる・ 第２２図は小型計算機ＨＩＴＡＣ−１Ｏｎに接続しｆｃ
場合のインターフェイス１９′の一実施例を示す。同図
中、レジスタ用コントローラ１２０は、第２１図の各レ
ジスタ１０５，１０８に関する書込みおよび状態センス
を行なうためのものであり。

信号ＤＶＮとＳＱＬでレジスタ用コントローラ１２０が
選択された条件下で、信号ＯＤＲ，にょ９次の三つの動
作が動作指令回路１２２により指定される。

１ず・ＷＴＨＲ，命令は第２１図の２値化用しきい値レ
ジスタ１０５Ｖｃｔ、きい値を書き込むためのもの、Ｗ
ＳＥＬ命令は第２１図のセレクタ用レジスタ１０８にセ
レクタ１０６の信号接続関係を書き込むだめのもの、Ｄ
ＳＥＬ命令はその信号接続状態を検出するためのもので
ある。なお、５ＴＲ１はレジスタ書込み命令を実行する
ためのストローブ信号である。かくして、レジスタ書込
命令が発せられたとき１−ｉＤＯＴ信号、レジスタ状態
上ンス命令が発せられたときはＤＩＮ信号をそれぞれ経
由してデータが転送される。

次に・第２２図のチャネルコントローラ１２３゜映像処
理用コントローラ１２６について説明する。

両回路中の装置選択回路１２４と１２７、動作指令回路
１２５と１２８の機能は、いずれもレジスタ用コントロ
ーラ１２０の場合と同様である。チャネルコントローラ
１２３は、 （１）シきい恒量算回路 （２）群パターンマツチング回路 （３）白面積カウンタ群Ｄ （４）白面積カウンタ群Ｍ と計算機との間の各高速データ転送を行ない、映像処理
用コントローラ１２Ｇは上記の四つの処理回路の動作状
態を制御するためのものである。

チャネルコントローラ１２３の入力力信号ＣＮＴＯはチ
ャネルコントローラ１２３と計算機との間の高速データ
転送用の制御信号、ＣＮＴ１はチャネルコントローラ１
２３と上記四つの処理回路との間のデータ転送用の制御
信号、ＣＮＴ２はチャネルコントローラ１２３と映像処
理用コントローラ１２６との間の制御信号である。また
映像処理用コントローラ１２６の入出力信号ＣＮＴ３は
上記の四つの処理回路の起動、動作中、動作終了などの
動作状態を制御するための信号である。

チャネルコントローラ１２３の出力信号ＣＨＮＩＮＴは
割込み要求信号で、データ転送終了時にセットされる。

映像処理用コントローラ１２６の出力信号ＩＭＰ　　Ｉ
ＮＴも割込み要求信号で、上記の四つの処理回路のいず
れかが処理終了時にセットする。上記の両割込み要求信
号は図示のようにオア回路を通り、Ｉ−ＮＴ倍信号して
割込み要求全計算機に知らせる。これにより、計算機は
割込み要因をセンスするための命令を発生し、ＦＬＧ信
号によりいずれの装置からの割込み要求であったかを認
知する。

第２３図は第２１図のレジスタ１０８．セレクタ１０６
の各実施例を示す。レジスタ１０８は７ビツトのＤタイ
プラッチレジスタで、同図はたとえば５ビツト目と６ビ
ツト目で検出ステーション番号（００）２〜（１１）２
を、４ビツト目で２値化回路番号（０）２　、　（１）
２　”ｋ、３ビツト目でしきい恒量算回路１０７へ入力
すべきアナログ番号（０）２゜（１）ｚ’ｅ、２ビット
目、１ビット目、θビット目で順に群パターンマツチン
グ回路、白面積カウンタ群り、白面積カウンタ群Ｍへ入
力すべき２値化映像信号番号を、それぞれ割付けた場合
の例である・このレジスタ１０８への書き込みのストロ
ーブはＷ　Ｓ　Ｆ、　Ｌ命令、読出しのストローブはＤ
８ＢＩ、命令で行なう。

まず、アナログ映像信号ＶＩＤ’Ｓ’Ｔはアナログセレ
クタ１３０で８ＴＮ　　ＳＥＬ信号とＴＶＤＳＥＬ信号
により、いずれかのｉｌ＋、ｉＴ（すなわち検出ステー
ション番号とＴＶカメラ番号）が選ばれ、ＴＶＩＤ信号
として第２１図のしきい恒量算回路１０７へ供給される
。また２値化映像信号ＢＮＲ’８’Ｔは、デコーダ１３
１により５ＴＮＳＥＴ、信号で指定される検出ステーシ
ョン番号１８が選ばれ、アンド回路群１３２においてＰ
ＴＭＳＥＬ、Ｄ几ＣＳＥＬ、ＭＩＣＳＥＬの各ＳＥＬ信
号によりノイズ除去回路、白面積カウンタ群り。

白面積カウンタ群Ｍに対する２値化入力信号ＮＢＮＲ，
ＤＢＮＥｔ、、ＭＢＮＲを選択する。

以上のように構成することにより・一つのレジスタの内
容に適当な数値を計算機から指定するだけで、前記のよ
うな種々の映像処理が同時に行なうことができる。

第２４図は第２２図のチャネルコントローラ１２３の一
実施例である。大略の構成としては上記１−Ｉ　Ｉ　Ｔ
ＡＣ１０１１の直接モードの高速インターフェイス標準
品とほぼ同じなので、同一部分の説明は省略する。ここ
で標準品と異なる点は、入出力用のバッファを各処理回
路側に持たせたこと、四つの処理回路のうち、いずれの
処理回路とデータ転送中であるかを示すチャネル・ステ
ータスのレジスタ１４０を設けたことである。

具体的にはデコーダ１４１を経由してデータ転送を行な
うべき処理回路に対応する番号ｉ　ｐ　（＝０〜４）の
ビットを、５ＣＨＮ命令によりセットする。Ｋ　ＣＨＮ
命令は割込みフラグ１４２のセンス。

ＣＣＨＮ命令は割込みフラグ１４２のクリヤ。

ＡＣＨＮ命令はＷＡＲ（ワード・アドレス・レジスタ）
１４３のセラ）、Ｒ，ＣＨＮ命令は読出しのデータ転送
、ＷＣＨＮ命令は書込みのデータ転送をそれぞれ行なう
ための命令で、Ｐ、ＣＨＮ命令またはＷＣＨＮ命令によ
りＷＣＲ（ワード・カウント・レジスタ）１４４に転送
ワード数がセットされる。

次に、第２４図のチャネルコントローラの動作の概略を
第２５図を用いて説明する。なお、詳細ｆｌＨＩＴＡｃ
　−１０［の高速インターフェイス（直接モード）等と
同じなので説明は省略する。

まず５ＣＨＮ命令によりチャネル・ステータス・レジス
タ１４０の第ｊｐビット目をオンして。

ＣＨＮ　　ＢＳＹ信号として転送すべき処理回路を指定
する。続いてＡＣＨＮ命令により、計算機のメモリ内の
アドレスを第２４図のＷＡＲにセットする。なお８ＣＨ
Ｎ命令、ＡＣＨＮ命令の順序は入れ換えてもよい。

次いで、データ転送が書込み動作のとき（ａ）のＷＣＨ
Ｎ命令、読出し動作のとき（＋））のＲＣＨＮ命令（以
下（ａ）は書込み、（ｂ）は読出しの動作に伴う信号動
作を意味するものとする）を発すると・第２４図のＷＣ
Ｒ１４，４に転送すべきデータ数ｎがセットされる。こ
れにより第２４図のＷＲ，ＩＴＥＭＯＤＥのフリップ・
フロップ１４９は（ａ）の場合は”１′に、（ｂ）の場
合は０°にセットされる。

以降・乞のチャネルによる高速データ転送が開始し、（
ＡＤＤＲＩＮ）のようにｎデータ転送終了後、割込み要
求信号ＣＨＮ　　ＩＮＴがセットされる。

計算機はＫＣＨＮ命令を出して・ＣＨＮ　　ＦＬＧのよ
うにこのチャネルからの割込み要求であることを認知後
、ＣＣＨＮ命令で割込み要求信号ＣＨＮＩＮＴ’ｚクリ
ヤする。それとともに、（ａ）の場合は第２４図のアン
ドゲート１４５によりＩＭＰＳＴ几Ｔの第１ｐ　　ビッ
ト目にパルスが出て該当処理回路を起動し、（ｂ）の場
合は第２４図のアントゲ−）１４６によりＩＭＰ　　８
ＴＯＰの第ｉｐビット目にパルスが出て該当処理回路の
動作を停止し、いずれの場合でもオアゲート１４７によ
りチャネルステータスレジスタ１４０をリセットする。

なお第２４図において、　’Ｉ’　ＩＭ、　ＲＥＱ、　
ＰＭＴ　ｉｎ。

ＡＤＤＲＩＮ、ＤＡＴＡ　　ＩＮ（入力側）、ＤＡＴＡ
ＯＵＴ　（出力側）、ＲＱＬＯの各信号は、第２２図の
ＣＮＴＯに相当する信号である。また、Ｒ８ＬＣＴは図
示のようにＷＣＲ全デコードしたものであり、読出し時
のレジスタ切換信号である。

これと、ＤＡＴＡ　　０ＵＴ（出力側）、ＤＡＴＡＩＮ
（入力側）およびＣＨＮ　　ＢＳＹの各信号は、第２２
図のＣＮＴ１に相当する。さらに、ＩＭＰＳ　Ｔ　ＲＴ
　、　Ｉ　Ｍ　Ｐ　　Ｓ　Ｔ　ＯＰの各信号は第２２図
のＣＮＴ　２に相当する信号である。

第２６図は、第２２図の映像処理用コントローラ１２６
の一実施例である。図の映像処理ステータス・レジスタ
１５０は前記四つの処理回路の動作を制御するためのも
のであり、前述のようにＩＭＰ　　ＳＴ几Ｔ、ＩＭＰ　
　５ＴＯＰの第ｉｐ　　ビット目の信号によりこのレジ
スタの第ｉｐビット目がそれぞれセット、リセットして
その出力信号ＩＭＰＢＡＹにより該当回路を制御する。

また、１５１はフラグ・レジスタで、図示のようにＩＭ
ＰＢＳＹ信号の第ｊｐ　ビット目がセット（すなわち、
ｊｐに対応する処理回路が動作中）の条件下でＩＭＰＥ
ＮＤ信号のｉｐ　ビット目にパルスがくると、このフラ
グ・レジスタ１５１の第ｉｐ　ビット目がセットする。

したがって、いずれかの処理回路が動作全終了すると・
オアゲート１５２の出力から終了割込み要求信号が出る
。

１５４はマスクレジスタで、ＭＩＭＰ命令はこのレジス
タ１５４のセット／リセットを制御するためのものであ
り、二つ以上の処理回路から同時に終了割込み要求が発
生する場合、６割込み要求に対する計算機処理を円滑に
行なわせるものである。またＫ　Ｉ　Ｍ　Ｐは終了割込
みのセンス命令。

ＣＢＳＹはフラグレジスタ１５１の特定ビットクリヤ命
令、ＤＢＳＸはフラグレジスタ１５１のステータスセン
ス命令である。さらに、ＲＰＴＭは後述の群パターンマ
ツチング回路のパラメータの読出しを制御するための命
令である。

次に、第２７図に第２６図の映像処理用コントローラの
動作例を示す。第２７図のＡＤＤ几ＩＮ（ａ）、（ｂ）
Ｖｉチャネルコントローラによる書込み、読出しデータ
転送中であることを表わし、前述のようＩＬ書込みデー
タ転送終了後、ＩＭＰ　　ＳＴＲ，Ｔ。

読出しデータ転送終了後、ＩＭＰ　　５ＴＯＰの各ｊｐ
ピット目にパルスカ出ル。

ｉｆ、ＩＭＰ　　５ＴＲＴのパルスに伴い、映像処理ス
テータスレジスタ１５０の出力すなわチＩＭＰＢＳＹの
１ｐビツト目がセットし、ｊｐに対応する処理回路が動
作状態に入る。以降・その処理回路は所定の動作を行な
い・動作終了の時点でＩＭＰＥＮＤにパルスが出力され
、図示のようにＩＭＰＢＳＹがセットしている条件下で
フラグレジスタ１５１のｊｐ　ビット目がセットし・マ
スクレジスタ１５４がリセットしておればＩＭＰ　　Ｉ
ＮＴ　　から処理終了割込み要求が出る。

これにより計算機からＫＩＭＰ命令が送出され・これが
映像入出力コントローラからの割込み要求である仁とが
、ＩＭＰ　　ＦＬＧにパルスが返ってくることで認知さ
れる。計算機は次にＭＩＭＰ命令を送出してマスク・レ
ジスタ１５４をセットし・他の割込み要求を禁止した後
、ＣＩＭＰ命令を出してフラグレジスタ１５１のｉｐ　
ビット目をクリヤする。この場合、もし他の割込み要求
がなければＩＭＰ　　ＩＮＴはリセットする。それに伴
ない、計算機は（ｂ）のようにチャネルコントローラに
よる読み出しデータ転送を行なう。

読み出しデータ転送終了時にはｊｐに対応する処理回路
からＩＭＰ　５ＴＯＰの第」ｐビット目にパルスが発生
し、映像処理ステータス・レジスタ・したがってＩＭＰ
　　ＢＳＹの第ｊｐビット目をリセットする。これとと
もに、計算機は再びＭＩＭＰ命令によりマスクレジスタ
をリセットして、他の終了割込み要求を許可する。

以上のようにして処理回路の動作を制御することができ
るが、上記の説明で示されたように・ＩＭＰ　　ＢＳＹ
の第ｊｐビット目がセットした後しばらくの間、計算機
は別の作業を行なうことができるから・　ｉｐ以外の番
号に対応する処理回路を起動さぜるようにすれば、複数
個の処理回路を同時に起動させることができる。

第２８図は、第２１図の２値化用しきい恒量算回路１０
７の一実施例である。同図中、アナログ映像信号ＴＶＩ
Ｄは、サンプルホールド回路１６０゜Ａ／Ｄ変換器１６
１によりデジタル信号に変換され、ラッチレジスタ１６
２へ格納される。ＸＣＰ／４とその遅延された信号は、
このサンプルホールド回路１６０．Ａ／Ｄ変換器１６１
．ラッチレジスタ１６２のクロック信号である。一方、
エリア・ゲート回路１６３は画面中の特定の長方形領域
をゲートするための回路で、■端子の信号ＴＨ１’ｔＡ
ＲＥＡがゲート信号である。

本回路の書込みデータ転送の制御は、ＣＨＮＢＳＹ　Ｏ
とＤＡＴＡ　　ＯＵＴすなわちチャネルコントローラに
より行なわれ、アンドゲート１６４を経由してエリアゲ
ート回路１６３の■端子からエリア用パラメータのラッ
チレジスタ１６５に無視すべき信号レベルの限界ｔｗと
ｔＢ　ｓおよびラッチレジスタ１６６にしきい値の初期
値θｏｆそれぞれ設定する。

コンパレータ１６７．１６８はそれぞれｆとｔｗ−ｆと
ｔｌｌ　との値の大小関係を比較するためのもので、そ
れぞれｆ　＜　ｔｗ、　ｆ　＞　ｌ　ｇのときに°１“
となる。したがって、アンドゲート１６９の出力は、映
像信号ｆが指定されたエリアの内部でかつｔｗ＞ｆ＞ｔ
ｍのとき°１°となる。１７１はアダーで、ラッチレジ
スタ１６２とノット回路１７０の各出力を加えられ、ｆ
−００なる値の出力を送出する。

さらに１７２，１７３は式（２）、　（３）の分子に相
当する′明るさ積分”を計算する回路、１７４゜１７５
は式（２）、　（３）の分母に相当する゛時間積分“を
計算するカウンタで、ｆ≧θのときアンドゲート１７６
が開いて１７２，１７４が動作し、ｆ〈θのときアンド
ゲート１７７が開いて１７３゜１７５が動作する。明る
さ積分回路１７２，１７３の構成は・図示のようにアダ
ーとラッチレジスタ１７８で実現でき、このアダーの一
方の入力にはｆ−００，他方の入力にはラッチレジスタ
１７８の出力をフィードバックするようにすればよい。

かくして所定のしきい値積分動作終了時に、エリアゲー
ト回路１６３の■端子からＩＭＰ　　ＥＮＤＯの信号パ
ルスが送出され、ラッチレジスタ１７８゜１７９には所
定の明るさ積分値ｐｎ、Ｑｎ、カウンタ１７４，１７５
には所定の時間積分値１１．Ｂｎが格納される。なおＩ
ＭＰ　　８’ｌ’ＲＴＯはカウンタ１７４．１７５’（
ｚ積分動作をする前にリセットするための信号である。

このようにして得られた各データは・チャネルコントロ
ーラにより順次読出される。すなわち、読出し用ストロ
ーブパルスＤＡＴＡ　　ＩＮはアンドゲート１８０でＣ
ＨＮ　　ＢＳＹＯとのアンドが取られ、Ｒ５ＬＣＴ信号
によりアンドゲート１８１において選択された各データ
は、上記アンドゲート１８０の出力を読出し用ストロー
ブとしてナントゲート１８２を経由して順次読出されて
ゆく。

計算機は以上の四つのパラメータをもとに式（２）。

（３）の除算および式（１）の新たなしきい値θ１ｆ、
計算し・ラッチレジスタ１６６の内容をθ１として全く
同一の処理をしきい恒量算回路に繰り返し行なわせ、ｎ
　＝Ｎとなったとき得られるしきい値θＮを第２１図の
レジスタ１０５に与える。かくして。

同図のシュミット回路１０３の出力からはθＮをしきい
値とする２値化信号を得ることができる・第２９図は本
発明のエリアゲート回路１６３の一実施例で、エリアに
関するパラメータは第１６図に準する。また第３０図は
第２９図の主要部の波形を示す。第２９図において・ラ
ッチレジスタ１９０．１９１，１９２，１９３はそれぞ
れＸ８　＋ｙｓ、ａ、Ｉ）を設定するためのものである
。すなわち・チャネルコントローラによる書込みストロ
ーブパルスが＠端子より与えられ、各データけ■端子よ
り、たとえば図のように直列凍たけ並列的に設定される
。

一方、■、Ｏ端子はカウンタ１９４，１９５の起動（イ
ニシャライズ）用のもので、画面走査が第１６図のＸ＝
Ｘｓ　、Ｙ＝Ｙｓなるタイミングでパルスが印加され、
各カウンタはリセットされる。

■端子のＩＭＰ　　ＢＳＹ　！ｐはｉｐに対応する処理
回路が動作可能状態に入れば第３０図のＡ部のようにオ
ンになり、■端子のＸクロック、■端子のＸクロックが
アンドゲート１９６，１９７ｆ：それぞれ通過し、カウ
ンタ１９４，１９５が計数動作を行なう。したがって、
コンパレータ１９８，１９９ケよそれぞれＸ　＝　Ｘ　
ｓ　＋　Ｘ　ｌｌ、　Ｙ　＝　Ｙ　ｓ　＋　Ｙ　ｓなる
タイミングでパルスを送出する。これに伴ない、それぞ
れカウンタ２００，２０１をリセットするとともに、７
リツプ・フロップ２０２，２０３ｉセツトする。それ以
降、カウンタ２００，２０１は動作を開始し、それぞれ
Ｘ＝Ｘｓ　＋　Ｘ　Ｂ　＋　ａ　。

Ｙ　＝　Ｙ　ｓ　＋　ｙ　ｓ　−１−ｂとなるタイミン
グでコンパレータ２０４，２０５から出力パルスを送出
し、フリップ・フロップ２０２，２０３Ｔｈそれぞれリ
セットする。

したがって、アンドゲート２０６の出力すなわち■端子
からは、第３０図のようなＸ［ｌ＋Ｘｌｌ≦Ｘ≦Ｘｓ　
＋　Ｘ−ｓ　＋　ａ　、　Ｙｇ　＋　Ｙ　ｓ≦Ｙ≦Ｙｓ
十ｙｓ　＋ｂなるエリアの時間帯でオンとなるようなＡ
　ＲＥ　Ｒ信号が得られる。また、アンドゲート回路２
０７の出力は第３０図のＢ部のように、Ｘ＝Ｘｓ　＋　
ｘｇ、＋　ａ−かツＹ−ＹＩｌ＋ｙｌ＋＋ｂなるタイミ
ングでパルスを送出するから、■端子からはディレー２
０８によりエリア走査終了という意味のパルスが送出さ
れる。なお、■端子はチャネル用コントローラによる書
込みデータが次段の回路にまたがるような場合の出力端
子であるＣたとえば第２８図参照）。

第３１図は、第２１図のノイズ除去回路１０９の一実施
例である。同図は第１０図の原理説明における十字状領
域をＸ、Ｙ方向とも５絵素にとった例である。同図中、
シフトバッファ２１０は画面の４水平走査線（ラスタ）
のメモリ容量をもつ直列入力直列出力型シフトレジスタ
群で、各レジスタ２１１の長さはＸＣＰ／４のように、
たとえばモード４のサンプリングクロックを用いる場合
、９６ビツトである。

一方、切出し用バッファ２１２は、ＸＣＰ／４をサンプ
リングクロックとして画面から５絵素Ｘ５絵累の領域を
切出す回路で、長さ５ピツトの直列入力並列出力型のシ
フトレジスタ２１３’ｔ５本備え、入力信号ＮＢＮＲを
はじめとして、シフトレジスタ２１１の各出力■が並列
的に各シフトレジスタ２１３に入力される。この■は画
面上のＸ座標が同一で・Ｙ座標が、たとえばモード４で
連続した情報である。

切出し用バッファ２１２の出力■は第１０図の十字状領
域に相当する信号で、１ビツト９人力のアダー２１４で
■の“１”の個数を並列的に計数する。一方、２１５Ｕ
しきいｌｉＭ　？プリセットするためのレジスタであり
、この出力のとアダー２１４の出力■とがコンパレータ
２１６で比較され、■≧■ならばコンパレータ２１６の
出力ＰＢＮＲが”１”となる。

このようにして得られた信号ＮＢＮ几は、前述のように
パターンの量子化誤差や、微小な孤立ノイズが除去され
た信号となる。

第３２図は９３２１図のノイズ除去回路１０９の他の一
実施例であシ、第３１図の実施例と異なる点は、シフト
バッファ２１０中のシフトレジスタ２１１の代りにＲＡ
Ｍ　（几ａｒｎｄｏｒｎ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ
）２１７を用いて等価な回路を実現したものである。

シフトバッファにシフトレジスタを用いた場合、本発明
のように９６ビツト丁度の長さのものは実在せぬため、
たとえば６４ビツト＋３２ビツトのように適当な長さの
シフトレジスタを組合せて実現しなければならないため
、ＩＣの個数が多くなつてしまう。

これに比べて、１１．ＡＭ’（ｉ＝用いる場合は長さは
自由に決めることができ、ＩＣの個数も少なくて済む利
点がある。

第３３図に第３２図のＲＡＭの制御動作を示す。

同図のＲＡＭのアドレス信号ＡＤＤＲの値はＸＣＰ／４
−αのパルスが出る毎に更新され、画面の１ラスク走査
時間に０から９５まで変わる。Ｗ／Ｒ信号はＲＡＭの書
込み／読出しの指定を行なうためのもので、０”が読出
し、“１”が書込みである。ＲＡＭ　　ＳＴＩ’ＬＪ３
はＲＡＭの書込み、読出し用のストローブ信号、ＢＦＦ
ＲＳＴ几ＢはバッファレジスタＣＤ形フリップフロップ
）２１８へのストローブ信号である。図示のように、Ｘ
ＣＰ／彊−αの各パルスの前半部では、ＡＤＤＲの値の
アドレスのすべて（Ｉ（、ＡＭ２１７の情報）を下のバ
ッファレジスタ２１８へ書込む。次いで後半部では、バ
ッファレジスタ２１８から読み出された情報ヲ、シフト
レジスタ２１３へ送るとともに次段のＲＡＭの同一アド
レスへ書込む。この動作をＸＣＰ／４のパルス毎に繰り
返すことにより・ＲＡＭｅシフトレジスタとして使うこ
とができるＯ以降の処理は第３１図の処理と全く同一な
ので、説明全省略する。

なお第３１図、第３２図における切出し用ノくソファ２
１２中の直列入力並列出力型シフトレジスタ２１３０代
りに・信号＠をビット成分に持つラッチレジスタを４本
用いることにより切出し用ノくソファ２１２を実現する
こともできる。また、アダー２１４．Ｌ、きい値プリセ
ット用レジスタ２１５゜コンパレータ２１６の代りにの
信号をいったん電流値に変換し、電流をアナログ加算し
た結果をシュミット回路で２値化する形態も考えられる
。さらに、一般にｉ絵素×ｊ絵素の切出しバッファを実
現するためには、ｊ　−１個の直列入力直列出力型のシ
フトレジスタまたはＲＡＭからなるシフトバッファを構
成すればよい。

以上のようにして得られたノイズ除去信号ＰＢＮ几は、
次の群パターンマツチング回路へ提供される。

第３４図は、第２１図における群パターンマツチング回
路１１００基本構成例を示す。同図の２１０すなわちシ
フトバッファ０と２、および２２０すなわちシフトバッ
ファ１は第３１図、第３２図と同様に、それぞれ順に４
本、４本および１５本の直列入力直列出力型のシフトレ
ジスタまたはＲＡ　Ｍから構成される。また、２１２す
なわち切出し用バッファ０，１，２．３は第３１図。

第３２図と同様に・５本の直列入力並列出力型のシフト
レジスタまたはラッチレジスタから構成される。

ここで２１０すなわちシフトバッファ０．２の役割はノ
イズ除去回路の場合と同様に１画面上のＸ座標が同一で
Ｙ座標がたとえばモード４で連続した情報■を並列的に
得ることである。壕だ・２２０すなわちシフトバッファ
１の役割は、第１２図の各標準パターン相互のＹ方向の
間隔を与えることである。２１２すなわち切出し用バッ
ファ０，１，２．３は第１２図の各領域の対象パターン
すなわちＰＫＵＰｏ、１，２．３を提供するためのもの
である。

２２１すなわち部分ノくターンマツチング回路０゜１．
２．３は各領域での対象ノくターンＰＫＵＰ０゜１．２
．３と、標準ノくターン５ＴＮＤ　０．１，２゜３およ
びＭＳＫ　Ｏ，１，２，３との一致判定（式（４）参照
）を行なう回路であり、各出力Ｉ’ＴＭｉ０゜１．２．
３は対象パターンと標準ノくターンとが一致すれば゛１
′、不一致であれば”０”である。

また、マツチングシフト回路２２２は第１２図。

第１３図に示すように各領域間の幾何学的距離の判定を
行なう回路であり、Ｘ方向はマツチング結果ＰＴＭ０．
１，２，３を相対的にディレーさせることにより、Ｙ方
向は２２０すなわちシフトノ（ソファ１から送出される
ＹＴＡＰ信号のうちいずれかを選択することによりそれ
ぞれ距離判定を行なう。なおＭＴＣＨ４ｊはその判定結
果である。

マツチングモード判定回路と２２３は、前述のマツチン
グモート責すなわちマツチングの取り方）の判定処理を
行ない、ＭＴＣＨＭＯＤＥはその判定結果である。この
ように画面走査に従い、順次求まる判定結果ＭＴＣＨＭ
ＯＤＥおよびマツチングが取れた画面座標Ｘ／４．Ｙ／
４が、一時的にメモリバッファ２２４に格納される。

また、エリアゲート回路１６３は、指定されたエリアだ
けのパッドのみを抽出するようにゲートする信号ＰＴＭ
　　ＡＲＥＡ’！に発生するための回路である。このよ
うにして、画面内の指定されたエリア内におけるパッド
数Ｎとその抽出結果ＰＡＤが計Ｎ機へ転送される。

なお上記の構成ではエリアゲート回路が１個であったが
、映像処理の都合上さらに複雑な形状をしたエリアをゲ
ートしたい場合には、エリアゲート回路を複数個用いる
ようにすればよい。

以下、第２１図における群パターンマツチング回路１１
０を構成する各回路の実帷例の説明を行なう。

１ず、第３５図は第３４図の部分パターンマツチング回
路２２１の実施例で・５絵素×５絵素の部分パターンマ
ツチング回路の１例を示す。同図中、２３０，２３１は
標準パターン、マスクパターン用の各レジスタで、図示
のようにそれぞれ５個のラッチレジスタ（５ビツト）か
ら成る。各レジスタは図示のように直列に接続されてお
り、各データはチャネルコントローラにより書き込まれ
る。すなわち、ＣＨＮ　　ＢＳＹ　　ｌ’に条件として
書込み用ストローブ信号ＤＡＴＡ　　ＯＵＴがアンドゲ
ート２３２を通り・各ラッチレジスタの左から右へデー
タが転送される。

ＰＫＵＰＩは対象パターンの２次元信号であり、標準パ
ターン用のレジスタ２３０の各ラッチレジスタの出力と
対応するもの同志が排他論理和（ＥＯ几）回路マ）　Ｉ
Ｊスで排他論理和をとられ、各結果は次のナンド回路マ
トリクス２３４へ送られる。

各ナンド回路は図示のようにオープンコレクタになって
おり、排他論理和の各結果とそれに対応するマスクパタ
ーンとのナンド結果とは図のように出力部でワイヤード
オアされ・ノット回路２３５によりパターンマツチング
結果の信号ＰＴＭｉ　が得られる。

第３６図は・第３４図のマツチングシフト回路２２２の
一実施例である。ラッチレジスタ２４１゜２４２は第１
２図、第１３図の領域間の１距離−１」すなわちＫＸ−
１，ＫＹ−１を格納するためのもので、各データはチャ
ネルコントローラにより書き込まれる。すなわち第３５
図と同様に、ＣＩ−ＩＮ　　ＢＳＹ　１とＤＡＴＡ　　
ＯＵＴ　がアンドゲート２４０に加えられ、その出力に
書込み用ストローブ信号が与えられる。なお、この部分
は第３５図の場合と同じなので、第３５図のアンドゲー
ト２３２の出力信号をラッチレジスタ２４１，２４２の
ストローブ信号としてもよい。

ラッチレジスタ２４１の出力すなわちＫｘ−１はセレク
タ２４４と２４６に与えられ、それぞれＩ）ＴＭ　２．
ＰＴＭ　Ｏ’ｅ直列入力並列出力型のシフトレジスタ２
４３，２４５で遅延させた信号のうち・いずれか一方を
選択する。また・ラッチレジスタ２４２の出力すなわち
Ｋｙｌはセレクタ２４７に与えられ、第３４図のシフト
ノクツファ１の出力ＹＴＡ’Ｐの信号からいずれか一方
を選択してＹ　８　Ｅ　Ｌ信号を出力する。

マツチング結果のＰＴＭ　３はＭＴＣＨ３０と同じ信号
であり一第１３図の点Ｐ３０に対応するマツチング結果
ＰＴＭ２に関しては、セレ？り２４４の出力は２ビット
直列入力並列出力型のシフトレジスタ２４８で遅延され
、セレクタ２４４の出力。

シフトレジスタ２４８による１絵素遅れ、同シ＜２絵素
遅れの各信号が順にＭＴＣＨ２０，２１゜２２となり、
第１３図の点Ｐ２Ｏ１Ｐ２１１　Ｐ２２に対応するもの
となる。

マツチング結果のＰＴＭ　１は、各２個のＲ，ＡＭ２４
９とバッファメモリ２５０により２ラスタ分だけ遅延さ
れ、ＰＴＭ　１そのもの、１ラスタ遅れ・２ラスタ遅れ
の各信号が順にＭＴＣＨ１０、１１，。

１２となり、第１３図の点Ｐ　Ｉ　Ｏ＋　Ｐ　Ｉ　Ｉ　
＋　Ｐ　Ｉ　２に対応するものとなる。

マツチング結果のＰＴＭＯに関しては、同様に各２個の
ＲＡＭ２４９．ノくラフアメモリ２５０と２５１、なら
びに直列入力直列出力のシフトレジスタ２５２により、
セレクタ２４６の出力、１ラスタ＋１絵素遅れ、２ラス
タ＋２絵素遅れの各信号が順に第１３図の点Ｐｏｏ＋　
Ｐｏ１ｌ　Ｐ＋１２に対応するものとなる。

以上のようにして・各マツチング結果を第１３園のよう
な空間的な対応関係にさせることができる。またノイズ
除去回路１０９の場合と同様に、本回路のシフトバッフ
ァ中のＲＡＭ　２４９およびバッファメモリ２５０の代
りにシフトレジスタを用いてもよい。

第３７図は第３４図のマツチングモード判定回路２２３
の一実施例である。同図のアンドゲート回路群２６０，
２６１，２６２では、四つの部分パターンマツチングの
うち三つ以上でマツチングが取れたか否かを判定する。

すなわち、各アンドゲート回路群中のアンドゲート２６
３は部分パターンが四つともマツチングがとれたとき、
２６４は第１２図の左上隅のマツチングのみがとれなか
ったとき、２６５は右下隅のマツチングのみがとれなか
ったとき、２６６は左下隅のマツチングのみがとれなか
ったとき、２６７は右下隅のマツチングのみがとれなか
ったとき・それぞれ出力”１″となる。

アンドゲート回路群２６０，２６１，２６２は第１３図
の各領域間の距離が、（Ｋｘｌ）ｘ（Ｋｙ−１）、（Ｋ
ｘＸＫｙ　）、（Ｋｘ＋１　）Ｘ（Ｋｙ　＋　１　）　
（０群パターンマツチングに対応する・これらのアンド
ゲート回路４群２６０，２６１゜２６２の各出力はそれ
ぞれオアゲート２６８を通り、エンコーダ２６９で３ビ
ツトにコード化される。このオアゲート２６９の出力１
ビツトと、コードの３ビツトとの計４ビットが領域間の
三種類の距離について４Ｘ３＝１２　（ビット）の情報
としてラッチレジスタ２７０に一時格納される。

一方、３個のオアゲート２６８の各出力は図示のように
オアゲート２７１に加えられるが、これはアンドゲート
２６３〜２６７のうち少なくとも１個のアンドゲートが
”１°となったこと、すなわちパッドを検出したことを
意味する。よって、フリップフロップ２７２はセットさ
れ、ＤＴＣＴ信号が”１″となる。また、ラッチレジス
タ２７０の出力はマツチングのとれ方を表わし、ＭＴＣ
ＨＭＯＤＥ信号として次に説明するメモリノ（ソファへ
送られる。

第３８図は第３４図のメモリバッファ２２４の一実施例
である。パッドが検出された場合、第３６図で説明した
パッドの求まり方を表わすＭＴＣＨＭＯＤＥと、そのパ
ッドの画面座標（Ｘ／４．’Ｙ／４１計算機へ転送する
必要がある。

第３８図および各部の動作を示す第３９図において、Ｉ
）ＴＭ　　ＡＲＥＡ＝”１”　の条件下でノくラドが検
出（すなわち、ＤＴＣＴ＝“１゛）されたとき、ＸＣＰ
／４−６０にパルスが出ればフリップ７０ツブ２８０は
セットし、アンドゲート２８１が開いてＭＴＣＨＭＯＤ
Ｅのデータがメモリバッファ２８３へ送られる。′！！
：た。ＸＣＰ／４−εｌにパルスが出ればフリップフロ
ップ２８０はリセットし、アンドゲート２８２が開いて
画面座標の２進データ（Ｘ／４．Ｘ／４）がメモリバッ
ファ２８３へ送られる。

ＸＣＰ／４−εｏ、ＸＣＰ／４−εｌのパルスはＤＴＣ
Ｔ＝”１”なる時間幅で１個づつ出るので、オアゲー）
２８４．アンドゲート２８５によりＤＴＣＴ−“１°と
なる毎にアップダウンカウンタ２８６の値を２づつ大き
くする。一方、メモリバッファ２８３は図示のように複
数個のＲＡＭ２８９で構成されており、ＭＴＣＨＭＯＤ
Ｅ−！！たは（Ｘ／４．Ｘ／４　）のデータの各ピット
が１個のＲ，ＡＭに対応している。

いま・アンドゲート２８５からノくルスが出ればフリッ
プフロップ２８７をセットしてＲＡＭ２８９の書込み動
作全指定し、オアゲート２８８からのパルスをストロー
ブとして・アップダウンカウンタ２８６の内容ｋＲＡＭ
２８９のアドレスへ書込む。ここでディレー２９０は１
．チ（込み用の最初のストローブパルスのタイミングに
より、ＲＡＭのアドレスが０から始まるようにするため
のものである。したがって−Ｒ，ＡＭ２８９の偶数アド
レスにはＭＴＣＨＭＯＤＥ、奇数アドレスには（Ｘ／４
、Ｘ／４）がそれぞれ格納されてゆく。

次に、読出しの場合の動作を説明する。几ＰＴＭ命令（
第２６図参照）が出ると、まず・アップダウンカウンタ
２８６の内容（すなわち、検出したパッド数をＮとすれ
ば２Ｎなる値）をアントゲ−）２９１’ｅ介して計算機
に読込む。これによって・計算機はチャネルコントロー
ラにより２Ｎ個のデータを高速に読込む。

すなわち％読出し用ストローブパルスＤＡＴＡＩＮはア
ンドゲート２９２でＣＨＮ　　Ｂ８Ｙ１とのアンドがと
られ、ＰＴＭ　　ＡＲＥＡ＝”０゛　なる条件下で、こ
のストローブパルスはアンドゲート２９３を通過し、ア
ップダウンカウンタ２８６をダウンさせる。々お、これ
とともにフリップフロップ２８７をリセットしてＲＡＭ
読出し動作を指定し、アップダウンカウンタ２８６の内
容であるＩｔ　Ａ　Ｍのアドレスから、オアゲート２８
８の出力パルスをストローブとして、アンドゲート２９
４を経由して順次読出す。

なおディレー２９５は読出し用の最初のストローブパル
スのタイミングによりＲＡＭのアドレスが２Ｎ−１から
セットされるようにするためである。したがって、この
読出し動作によりＲＡＭの２Ｎ−１から０まで順に読出
されてゆく。

以上のような回路構成により、群パターンマツチング回
路を実現することができる。

次に、第４０図に第２１図の白面積カウンタ群Ｄｌｌｌ
（あるいは白面積カウンタ群Ｍ１１２）の一実施例を示
す。白面積カウンタ群り、Ｍとも回路構成は全く同一で
あるため、図にはカウンタ群りに関する回路番号、信号
名等を示し、カウンタ群Ｍに関するものは括弧内に示し
である。

本回路のパラメータ書込みもチャネルコントローラの制
御により行なわれる。１−なわち、ＣＨＮＢ　Ｓ　Ｙ　
２ｆ３Ｌ！＝　ＤＡＴＡ　　ＯＵＴとがアントゲ−１・
３００に加えられ、その出力全書込み用ストローブとし
て−たとえば図示のように１６３すなわぢエリアゲート
回路３．２．１．０およびラッチレジスタ３０２，３０
１へデータを直列に碧込んでゆく。ただし・ラッチレジ
スタ３０１，３０２のデータは第１６図のＸ、ｉ　、　
Ｙｓ　　（モード１）である。

コンパＩ／　−夕３０３，３０４はそれぞれＸ＝Ｘｓ。

Ｙ　”　Ｙ　ｓになったとき、各エリアゲート回路１６
３中のＸ、Ｙカウンタを端子＠、■を通じてリセットす
るとともに、フリップフロップ３０５，３０６をセット
する。したがってＩＭＰ　　ＢＳＹ２（３）＝“１”な
る条件下で、Ｘ　＝　Ｘ　ｇかつＹ　”　Ｙ　ｓなるタ
イミングでアンドゲート３０７が開き、■端子によりす
べてのエリアゲート回路１６３を起動する。一方、モー
ド１のクロックパルスｘｃｐ。

ＹＣＰが端子■、■より加えられ、すべてのエリアゲー
ト回路１６３のＸ、Ｙカウンタを動作させる。

各エリアゲート回路は・第１６図に示した各エリアを走
査中に■端子が”１°となるため、アンドゲート３０８
はその時間帯でのＸＣＰパルスが加わり、かつ第２１図
に示したセレクタ１０６からの信号ＤＢＮＲ（ＭＢＮＲ
）＝”１°すなわち対象パターンが白のとき出力を送出
し・カウンタ３０９には計数される。このようにして、
各エリアゲート回路１６３はエリア走査終了時点に端子
■カラパルスケ送出し、フリツブフロラ７”３１０をセ
ットする。したがって−すべでのフリップフロップ３１
０がセットしたタイミングでアンドゲート３１１が°１
″となり、フリップ７０ツブ３０５．３０６，３１０を
リセットし、ＩＭＰＥ　Ｎ　Ｄ　２　（３１からパルス
を送出する。

このようにして、３０９すなわちカウンタ０゜１．２．
３に各エリアの白面積値Ｓｏ　、ｓ、ＩＳ２＋Ｓ３が得
られるが、各データはチャネルコントローラにより順次
読出される。すなわち、ＣＨＮＢＳＹ２（３）とＤＡＴ
Ａ　　ＩＮとがアンドゲート３１１に加わり、その出力
を読出し用ストローブとしてＲ８ＬＣＴとアンドゲート
３１２で選択された各データは、ナントゲート３１３ｅ
経由して順次読出されてゆく。

第４１図は、第２１図の同期分配回路１１３の一実施例
である。同図中、３２０はたとえば６ＭＨｚのパルス発
振器、３２１はパルス幅変換用の整形回路で、Ｘ、Ｙカ
ウンタ３２２，３２４およびデコーダ３２３，３２５と
ともに図示のように接続されている。なお、この主要出
力信号の波形を第４２図に示す。

ここで、ＸＣＰは整形回路３２１の出力で６ＭＩＩＺの
パルス、ＹＣＰはデコーダ３２３の出方値が３８４にな
る毎１回送出される、すなわち１５．７Ｋ　ＨＺのパル
スである。ＨＤ、ＶＤすなわチＴＶカメラ用の外部同期
信号は、それぞれフリップフＣＭ７グ３２６，３２８お
よび波形整形回路（レベル、極性変換用）３２７，３２
９により図のようになる。捷だ・５ＹＮＣすなわちモニ
タ用外部同期信号はフリップフロップ３３０．、　３３
１．　ＥＯＲ回路３３２および波形整形回路（レベル、
極性変換用）３３３により図のようになる。

ＸＣＰ／４はモード４のサンプリングクロックパルスで
、アンド）ｙ’−）３３４．３３５および３３６により
Ｙカウンタの値が４の倍数のときにのみＸカウンタの値
が４の倍数毎にパルスを出す。

一方、ＹＣＰ／４はアンドゲート３３５，３３７により
Ｙカウンタの値が４の倍数毎に１回のみパルスケ出す。

なお第４３図にさらに詳細な信号波形図を示す。

第４１図の３３８〜３４１はディレーまたはディレ一群
で、図のような各ディレ一時間を有するものとすれば、
ｘｃｐ＝ＸＣＰ／４．几ＡＭ　５ＴＩ（、Ｂ。

Ｗ／Ｒに関しては第４３図のようになる。なおりＦＦＲ
，５Ｔｒ（Ｂに関しては両図とも省略しである。さらに
第４１図のＸｏ　、ＹｏはそれぞれＸ＝Ｘｏ　、Ｙ”Ｙ
ｏなるタイミングにパルスを出す信号である。

以上説明したように・本発明においては主要部分をすべ
てハードウェアで実現し、計算機の方は簡単な座標計算
程度の処理を行なうのみのため・信頼性の高い自動位置
検出装置を提供することができ、その効果は大きいもの
である。

【図面の簡単な説明】

第１図はワイヤボンディング前のＩＣ，ＬＳＩ等のペレ
ットの説明図、第２図はペレット上へ設定する視野を示
す説明図、第３図は本発明の基本装置構成を示す説明図
、第４図は本発明を応用した位置検出システムの構成例
の説明図、第５図は先覚変換器から得られるペレットの
部分的拡大像のアナログ映像図、第６図Ｆｉ第５図の２
値化映像図、第７図Ｃま本発明における映像サンプリン
グ例の説明図、２ｇＢ図は２値化用しきい値計算の原理
説明図、第９図は第８図のしきい値計算を行なうための
割算（幾プログラムの説明図、第１０図、第１１図はノ
イズ除去処理の原理説明図、第１２図は群パターンマツ
チング処理の原理説明図、第１３図は群パターンマツチ
ング処理用領域の組合せ説明図、第１４図は第１２図、
第１３図の群パターンマツチング処理を行なうための計
算機プログラムの説明図、第１５図は方向チェック処理
の原理説明図、第１６図はエリアゲートおよび白面積カ
ウント用に指定する長方形群の説明図、第１７図は第１
５図の方向チェック熟卵を行なうための計算機プログラ
ノ、の説明図、第１８図はミクロ処理の原理説明図、第
１９図は第１８図のミクロ処理を行なうための計算機プ
ログラムの説明図、第２０図は本発明の装置を動作させ
るための多重動作の一例を示す説明図、第２１図は第４
図の位置検出システムにおける本発明の基本装置構成例
の説明図、第２２図は本発明の装置伍を小型計算機ＨＩ
ＴＡＣ１０ＩＩに接続した場合のインターフェイス部の
構成例を示す接続図、第２３図は第２１図におけるレジ
スタ、セレクタの実施例を示す接続図、第２４図は第２
２図におけるチャネルコントローラの実施例を示す接続
図、第２５図は第２４図のチャネルコントローラの動作
説明図、第２６図は第２２図における映像処理用コント
ローラの実施例を示す接続図、第２７図は第２６図の映
像処理用コントローラの動作説明図、第２８図は２値化
用しきい恒量算回路の実施例を示す接続図、第２９図は
エリアゲート回路の実施例を示す接続図、第３０図は第
２９図の主要部の動作説明図、第３１図は第２１図にお
けるノイズ除去回路の実施例を示す接続図、第３２図は
第２１図のノイズ除去回路の他の実施例を示す接続図、
第３３図は第３２図のＲＡＭの制御動作の説明図、第３
４図は第２１図の群パターンマツチング回路の実施例を
示す接続図、第３５図は第３４図における部分パターン
マツチング回路の実施例を示す接続図、第３６図は第３
４図におけるマツチングシフト回路の実施例を示す接続
図、第３７図は第３４図におけるマツチングモード判定
回路の実施例を示す接続図・第３８図は第３４図におけ
るメモリバッファの実力］′μ例を示す接続図、第３９
図は第３８図の動作説明図、第４０図は第２１図におけ
る白面積カウンタ群の実施例を示す接続図、第４１図は
第２１図における同期分配回路の実施例を示す接続図、
第４２図、第４３図は第４１図における信号波形図であ
る。 １・・・ＬＳＩペレット、２・・・タブ（台座部分）、
３−０．３−１・・・ポンディングパッド、４−０．４
−１・・・外部電極、５−０．５−１・・・視野像、６
・・・金属板（リードフレーム）、７・・・フレーム送
り機構、８・・・ペレット照明用光源、９・・・半透明
鏡、１０・・・対物レンズ、１１・・・反射鏡・１３−
０゜１３−１・・・リレーレンズ％１４−０．１４−１
゜１５−０．１５−１・・・光電変換装置、１６−０゜
１６−１・・・アナログ映像信号、１７・・・映像処理
装置、１９・・・インターフェイス、２１・・・制御装
置（計算機）、２２・・・駆動回路、２３・・・制御回
路、２５・・・自動ワイヤボンダ５２６・・・検出ステ
ーション。 ”４　４　　　図 第５　図　　　　　罰６　図 第　７　図 第９図 第　／θ　図 第１Ｚ図 ′″！５１３図 冨／４図 ■　ｌｒ　図 罫／／；図 第　１７　　図 ’ｆ；　ｔｇ図 ■　／り　図 第１頁の続き ０発　明　者　山崎勇 ０発　明　者　浜田利潤 横浜市戸塚区吉田町２９２番地株 式会社日立製作所生産技術研究 所内

Claims (1)

【特許請求の範囲】
1. 位置検出すべき対象物のパターンそ光電変換する光電変
   換手段と、該手段で得られたパターンをしきい値により
   ２値化する２値化手段と、談手段で２値化されたパター
   ンにより、上記対象物の位置を検出する検出手段を備え
   、上記しきい値として直前の対象物パターンを２値化し
   たしきい値を用いるようにしたことを特徴とする位置検
   出装置。