JPS5982753A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS5982753A JPS5982753A JP57192963A JP19296382A JPS5982753A JP S5982753 A JPS5982753 A JP S5982753A JP 57192963 A JP57192963 A JP 57192963A JP 19296382 A JP19296382 A JP 19296382A JP S5982753 A JPS5982753 A JP S5982753A
- Authority
- JP
- Japan
- Prior art keywords
- package
- capacitor
- semiconductor device
- memory chip
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/601—Capacitive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子基板、特に、ＭＯＳダイナミック
メモリ素子基板（メモリチップ）を気密２、、： 封止するために用いるパッケージに関する。
メモリ素子基板（メモリチップ）を気密２、、： 封止するために用いるパッケージに関する。
従来例の構成とその問題点
単一電源形ＭＯＳダイナミックメモリを製作するにあた
り、メモリチップを気密に封止するだめのパッケージと
して、従来は、第１図に示す構造のパッケージが広く用
いられている。図中、１は焼結アルミナ（Ａ１２ｏ３）
板等の絶縁基板から作られたパッケージ基体であり、こ
のパッケージ基体１には、メモリチップ５を接着固定す
るだめの導電性マウント部２が形成され、さらに、外部
端子３（例えば零電位電源端子）、外部端子４（例えば
正電位電源端子）等が付設されている。この構造のパッ
ケージでは、図示するように、導電性マウント部２と外
部端子３および４との間は電気的に絶縁されている。し
たがって、メモリチップ５をパッケージの導電性マウン
ト部２へ接着し１、さらに、メモリチップ６上の電極と
外部端子３゜３ される。このようにして形成された単一電源形ＭＯＳダ
イナミックメモリでは、動作時に導電性マウント部分は
、メモリチップ５上の電源回路により負電位にバイアス
される。
り、メモリチップを気密に封止するだめのパッケージと
して、従来は、第１図に示す構造のパッケージが広く用
いられている。図中、１は焼結アルミナ（Ａ１２ｏ３）
板等の絶縁基板から作られたパッケージ基体であり、こ
のパッケージ基体１には、メモリチップ５を接着固定す
るだめの導電性マウント部２が形成され、さらに、外部
端子３（例えば零電位電源端子）、外部端子４（例えば
正電位電源端子）等が付設されている。この構造のパッ
ケージでは、図示するように、導電性マウント部２と外
部端子３および４との間は電気的に絶縁されている。し
たがって、メモリチップ５をパッケージの導電性マウン
ト部２へ接着し１、さらに、メモリチップ６上の電極と
外部端子３゜３ される。このようにして形成された単一電源形ＭＯＳダ
イナミックメモリでは、動作時に導電性マウント部分は
、メモリチップ５上の電源回路により負電位にバイアス
される。
ところで、このような封止構造とした場合、パッケージ
の導電性マウント部２と外部電源端子３゜４との間の静
電容量は、メモリチップ５と零電位電源端子３との間の
静電容量にくらべて十分に小さい。このため、第１図で
示すように気密封止までがなされ、製品として完成した
状態では、導電性マウント部２は電気的には浮動状態と
なり、このだめ、メモリチップ５も浮動状態となる。
の導電性マウント部２と外部電源端子３゜４との間の静
電容量は、メモリチップ５と零電位電源端子３との間の
静電容量にくらべて十分に小さい。このため、第１図で
示すように気密封止までがなされ、製品として完成した
状態では、導電性マウント部２は電気的には浮動状態と
なり、このだめ、メモリチップ５も浮動状態となる。
ＭＯＳダイナミックメモリでは、周知のように外部クロ
ック信号と同期させて種々の信号を順次発生させる動作
が実行されるが、メモリチップ内の各回路部分がメモリ
チップとの間に容量結合を有しており、この容量結合に
よって、外部クロック信号に同期してメモリチップの電
位（基板電位）が変動する。このように、従来のパッケ
ージでは基板電位の変動が避けられず、これがノイズと
なり、ＭＯＳダイナミックメモリの電源電圧動作範囲に
変動をもたらすこと、あるいは、動作特性に悪影響が及
ぶことなどの不都合が生じていた。
ック信号と同期させて種々の信号を順次発生させる動作
が実行されるが、メモリチップ内の各回路部分がメモリ
チップとの間に容量結合を有しており、この容量結合に
よって、外部クロック信号に同期してメモリチップの電
位（基板電位）が変動する。このように、従来のパッケ
ージでは基板電位の変動が避けられず、これがノイズと
なり、ＭＯＳダイナミックメモリの電源電圧動作範囲に
変動をもたらすこと、あるいは、動作特性に悪影響が及
ぶことなどの不都合が生じていた。
発明の目的
本発明は、半導体装置用パッケージそのものによって、
平滑コンデンサとして機能を有するコンデンサを形成し
、接着固定される半導体素子基板の電位変動を防止する
ようにした半導体装置用パッケージの提供を目的とする
ものである。
平滑コンデンサとして機能を有するコンデンサを形成し
、接着固定される半導体素子基板の電位変動を防止する
ようにした半導体装置用パッケージの提供を目的とする
ものである。
発明の構成
本発明の半導体装置用パッケージは、半導体素子基板を
固定する絶縁材料製パッケージ基体上に同基体の誘電率
より高い誘電率をもつ誘電体層と、この上下両面に当接
する導電体層とからなる多層構造体を配設するとともに
、同多層構造体の上側導電体層が半導体素子基板取り付
は用のマウント部とされ、下側導電体層が前記絶縁製パ
ッケージ基体に付設した外部端子へ電気的に接続された
構造を特徴とするものであり、多層構造体の配設によっ
てコンデンサが形成されるところとなり、こ５／、−； れが平滑用コンデンサとして機能し、半導体素子基板の
電位変動を防止する効果が奏される。
固定する絶縁材料製パッケージ基体上に同基体の誘電率
より高い誘電率をもつ誘電体層と、この上下両面に当接
する導電体層とからなる多層構造体を配設するとともに
、同多層構造体の上側導電体層が半導体素子基板取り付
は用のマウント部とされ、下側導電体層が前記絶縁製パ
ッケージ基体に付設した外部端子へ電気的に接続された
構造を特徴とするものであり、多層構造体の配設によっ
てコンデンサが形成されるところとなり、こ５／、−； れが平滑用コンデンサとして機能し、半導体素子基板の
電位変動を防止する効果が奏される。
実施例の説明
以下に図面を参照して本発明の半導体装置用パッケージ
の構造を詳細に説明する。
の構造を詳細に説明する。
第２図は、本発明の半導体装置用パッケージの構造と、
これを用いてメモリチップを気密封止した状態を説明す
るだめの断面図であり、パッケージの導電性マウント部
２をコンデンサの一方の電極として利用するとともに、
零電位電源端子３に繋り、しかも、パッケージ基体１の
凹所底面にまで延びる導電層８を他方の電極とし、さら
に、これらの電極間にパッケージ基体１よりも高い誘電
率をもつ誘電体層９を設け、これらによってコンデンサ
を形成したパッケージ構造となっている。
これを用いてメモリチップを気密封止した状態を説明す
るだめの断面図であり、パッケージの導電性マウント部
２をコンデンサの一方の電極として利用するとともに、
零電位電源端子３に繋り、しかも、パッケージ基体１の
凹所底面にまで延びる導電層８を他方の電極とし、さら
に、これらの電極間にパッケージ基体１よりも高い誘電
率をもつ誘電体層９を設け、これらによってコンデンサ
を形成したパッケージ構造となっている。
メモリチップ６は、パッケージの導電性マウント部２へ
接着固定され、さらに、従来と同様に金属細線６による
メモリチップ上電極と外部端子との間の接続を行い、こ
ののち、蓋板７によりパッケージの開口部を封じて気密
封止が完了する。
接着固定され、さらに、従来と同様に金属細線６による
メモリチップ上電極と外部端子との間の接続を行い、こ
ののち、蓋板７によりパッケージの開口部を封じて気密
封止が完了する。
６ベー、・
このパッケージにおいては、誘電体層の誘電率、面積な
らびに厚みによってコンデンサの容量値が決定される。
らびに厚みによってコンデンサの容量値が決定される。
因に、図示するパッケージの誘電体層を、膜厚が６５０
人、面積が４０胴２の酸化タリウム（Ｔａ２０５）の層
とした場合、約０．１μＦの容量値をもつコンデンサが
形成された。このようなパッケージを用いた場合には、
導電性マウンド部２と零電位電源端子３との間に、上記
のコンデンサが接続されるところとなり、これが平滑コ
ンデンサとして機能し、基板電位の変動が防止される。
人、面積が４０胴２の酸化タリウム（Ｔａ２０５）の層
とした場合、約０．１μＦの容量値をもつコンデンサが
形成された。このようなパッケージを用いた場合には、
導電性マウンド部２と零電位電源端子３との間に、上記
のコンデンサが接続されるところとなり、これが平滑コ
ンデンサとして機能し、基板電位の変動が防止される。
さらに、第３図は、本発明の半導体装置用パッケージの
他の構造例と、これを用いてメモリチップを気密封止し
た状態を示す図である。第３図で示すパッケージでは、
導電性マウント部２、誘電体層９、零電位電源端子３に
繋る導電層８、誘電体層１０ならびに正電位電源端子４
に繋る導電層１１の６層が積層配置されている。この構
造では、零電位電源端子３と正電位電源端子４との間に
も誘電体層１ｏの誘電率、面積ならびに厚みで決定７
・、 される容量値のコンデンサが接続され、これを従来は外
付けしていた主電源平滑用コンデンサとして用いること
ができる。このパッケージ構造とした場合には、基板電
位の変動防止効果のみならず、外付は部品の削減効果も
奏される。
他の構造例と、これを用いてメモリチップを気密封止し
た状態を示す図である。第３図で示すパッケージでは、
導電性マウント部２、誘電体層９、零電位電源端子３に
繋る導電層８、誘電体層１０ならびに正電位電源端子４
に繋る導電層１１の６層が積層配置されている。この構
造では、零電位電源端子３と正電位電源端子４との間に
も誘電体層１ｏの誘電率、面積ならびに厚みで決定７
・、 される容量値のコンデンサが接続され、これを従来は外
付けしていた主電源平滑用コンデンサとして用いること
ができる。このパッケージ構造とした場合には、基板電
位の変動防止効果のみならず、外付は部品の削減効果も
奏される。
なお、図示した例では、コンデンサの電極となる導電層
を外部端子の一体物として示しだが、両者を分断された
状態でパッケージ基体に配設し、金属細線等で電気的に
接続する構造としてもよい。
を外部端子の一体物として示しだが、両者を分断された
状態でパッケージ基体に配設し、金属細線等で電気的に
接続する構造としてもよい。
さらに、本発明の半導体装置用パッケージは、実施例で
示したメモリチップの気密封止のみならず、他の半導体
素子基板の気密封止用としても用いることができる。
示したメモリチップの気密封止のみならず、他の半導体
素子基板の気密封止用としても用いることができる。
発明の効果
本発明の半導体装置用パッケージは、パッケージ基体上
の半導体素子基板マウント部に平滑用コンデンサとして
機能するコンデンサを付加したものであり、上記のマウ
ント部に接着固定される半導体素子基板の電位変動を防
止できるため、この電位変動に起因する動作特性の低下
を防ぐことができ、安定した動作特性を具備する半導体
装置を実現することができる。
の半導体素子基板マウント部に平滑用コンデンサとして
機能するコンデンサを付加したものであり、上記のマウ
ント部に接着固定される半導体素子基板の電位変動を防
止できるため、この電位変動に起因する動作特性の低下
を防ぐことができ、安定した動作特性を具備する半導体
装置を実現することができる。
第１図は、従来の半導体装置用パッケージの構造を示す
図、第２図および第３図は、本発明の半導体装置用パッ
ケージの構造を説明するだめの断面図である。 １−・・・パッケージ基体、２・・・・・導電性マウン
ト部、３・・・・外部端子（零電位電源端子）、４・・
・・外部端子（正電位電源端子）、５−・・・メモリチ
ップ、６・・・・・・金属細線、７・・・・金属製蓋板
、８，１１・・・−・導電層、９ 、１１−・・誘電体
層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ？ 第３図
図、第２図および第３図は、本発明の半導体装置用パッ
ケージの構造を説明するだめの断面図である。 １−・・・パッケージ基体、２・・・・・導電性マウン
ト部、３・・・・外部端子（零電位電源端子）、４・・
・・外部端子（正電位電源端子）、５−・・・メモリチ
ップ、６・・・・・・金属細線、７・・・・金属製蓋板
、８，１１・・・−・導電層、９ 、１１−・・誘電体
層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 ？ 第３図
Claims (2)
- （１）半導体素子基板を固定する絶縁材料製・くツケー
ジ基体上に、同基体の誘電率より高い誘電率を有する誘
電体層と、この誘電体層の上下両面に当接する導電体層
からなる多層構造体を配設するとともに、前記多層構造
体の上側導電体層が半導体素子基板取り付は用のマウン
ト部とされ、前記多層構造体の下側導電体層が前記基体
に付設した外部端子へ電気的に接続されたことを特徴と
する半導体装置用パッケージ。 - （２）下側導電体層の接続される外部端子がゼロ電位電
源端子であることを特徴とする特許請求の範囲第１項に
記載の半導体装置用ノ（ツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192963A JPS5982753A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192963A JPS5982753A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5982753A true JPS5982753A (ja) | 1984-05-12 |
Family
ID=16299947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192963A Pending JPS5982753A (ja) | 1982-11-02 | 1982-11-02 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5982753A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| US5656113A (en) * | 1993-08-03 | 1997-08-12 | Ngk Spark Plug Co., Ltd. | Method of manufacturing a multilayered wiring substrate of aluminum nitride having a high dielectric layer |
-
1982
- 1982-11-02 JP JP57192963A patent/JPS5982753A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| US5656113A (en) * | 1993-08-03 | 1997-08-12 | Ngk Spark Plug Co., Ltd. | Method of manufacturing a multilayered wiring substrate of aluminum nitride having a high dielectric layer |
| US5709928A (en) * | 1993-08-03 | 1998-01-20 | Ngk Spark Plug Co., Ltd | Multilayered wiring substrate of aluminum nitride having a high dielectric layer and method of manufacture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0180219A3 (en) | Capacitor built-in integrated circuit packaged unit and process of fabrication thereof | |
| US3405224A (en) | Sealed enclosure for electronic device | |
| JPS6345749Y2 (ja) | ||
| US5576577A (en) | Multi-layer lead-frame for a semiconductor device | |
| JPH0454973B2 (ja) | ||
| US3566203A (en) | Chip capacitor | |
| JPS5982753A (ja) | 半導体装置用パツケ−ジ | |
| JP2574893Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0865085A (ja) | 容量内蔵型圧電部品 | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JPS58164246A (ja) | 半導体装置 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0846133A (ja) | コンデンサ内蔵型半導体装置 | |
| JPH06120368A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0923066A (ja) | コンデンサ内蔵基板 | |
| JPH04208559A (ja) | 半導体装置用パッケージ | |
| JP2777016B2 (ja) | 半導体素子収納用パッケージ | |
| JPS6327039A (ja) | 半導体装置 | |
| JPH01108751A (ja) | 集積回路装置 | |
| JPH04113639A (ja) | 半導体装置 | |
| JPH04199851A (ja) | 半導体素子収納用パッケージ | |
| JPH0897348A (ja) | 集積回路 | |
| JPH0593200U (ja) | 複合部品 |