JPS5983260A - 大規模集積回路の製造方法 - Google Patents
大規模集積回路の製造方法Info
- Publication number
- JPS5983260A JPS5983260A JP57192962A JP19296282A JPS5983260A JP S5983260 A JPS5983260 A JP S5983260A JP 57192962 A JP57192962 A JP 57192962A JP 19296282 A JP19296282 A JP 19296282A JP S5983260 A JPS5983260 A JP S5983260A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dedicated
- circuit block
- section
- scale integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、特定された用途のみに用いられる大規模集積
回路（以下専用ＬＳＩと記す）の製作工程を大幅に簡略
化することのできる大規模集積回路の製造方法に関する
。
回路（以下専用ＬＳＩと記す）の製作工程を大幅に簡略
化することのできる大規模集積回路の製造方法に関する
。
従来例の構成とその問題点
近年、大規模集積回路の応用範囲は拡大の一途をたどり
、これを用いた各種の機器が出現している。このような
応用範囲の拡大は大規模集積回路の専用化を促すところ
とすり、用途が特定された種々の専用ＬＳＩが実現され
るに至っている。なお、この専用ＬＳ Ｉｉ製作するに
あたり、現在広く用いられている方法として、目的とす
る機能を持つ回路を設計したのち、この回路を単一の半
導体基板内へ集積化するためのマスク設計を行い、この
のち製造プロセスを経て専用ＬＳ Ｉｉ得る方法、予め
ゲートレベルで準備されているマスクスライス大規模集
積回路内を特定の配線マスクを用いて相互接続すること
によって、目的とする専用ＬＳＩ’（ｚ完成させる方法
、あるいは、ＲＯＭを内蔵する１チツプマイクロコンピ
ユータのＲＯＭプログラムを開発し、この開発したＲＯ
Ｍ０Ｍブロモ書き込むことによって専用ＬＳＩ１完成さ
せる方法などが挙げられる。これらのいずれの方法を駆
使しても専用ＬＳ Ｉ’ｊ５得ることがでさるものの、
回路設言１．マスク設計ならびに製造プロセスを経る第
１の方法では専用ＬＳＩ’（５得る葦でに長い時間を要
し、また、マスクスライス大規模集積回路全利用する第
２の方法では、ゲート数が制限されるばかりでなくゲー
トの利用率が低下し、さらにＲＯＭプログラムの書き込
みを行う第３の方法では回路の機能がプログラム制（財
）を基本としているため処理速度が遅いなどの不都合が
あった。
、これを用いた各種の機器が出現している。このような
応用範囲の拡大は大規模集積回路の専用化を促すところ
とすり、用途が特定された種々の専用ＬＳＩが実現され
るに至っている。なお、この専用ＬＳ Ｉｉ製作するに
あたり、現在広く用いられている方法として、目的とす
る機能を持つ回路を設計したのち、この回路を単一の半
導体基板内へ集積化するためのマスク設計を行い、この
のち製造プロセスを経て専用ＬＳ Ｉｉ得る方法、予め
ゲートレベルで準備されているマスクスライス大規模集
積回路内を特定の配線マスクを用いて相互接続すること
によって、目的とする専用ＬＳＩ’（ｚ完成させる方法
、あるいは、ＲＯＭを内蔵する１チツプマイクロコンピ
ユータのＲＯＭプログラムを開発し、この開発したＲＯ
Ｍ０Ｍブロモ書き込むことによって専用ＬＳＩ１完成さ
せる方法などが挙げられる。これらのいずれの方法を駆
使しても専用ＬＳ Ｉ’ｊ５得ることがでさるものの、
回路設言１．マスク設計ならびに製造プロセスを経る第
１の方法では専用ＬＳＩ’（５得る葦でに長い時間を要
し、また、マスクスライス大規模集積回路全利用する第
２の方法では、ゲート数が制限されるばかりでなくゲー
トの利用率が低下し、さらにＲＯＭプログラムの書き込
みを行う第３の方法では回路の機能がプログラム制（財
）を基本としているため処理速度が遅いなどの不都合が
あった。
このような不都合を解決する一手段として、本来のコン
ピュータの機能に加えてタイマ機能、イベントカウンタ
機能、パルス幅測定機能あるいはパルス発生機能など制
御の目的で比較的頻繁に用いられる機能ブロックを単一
の半導体基板（１チツプ）内に集積化した多機能の１チ
ツプマイコンが出現するに至っている。
ピュータの機能に加えてタイマ機能、イベントカウンタ
機能、パルス幅測定機能あるいはパルス発生機能など制
御の目的で比較的頻繁に用いられる機能ブロックを単一
の半導体基板（１チツプ）内に集積化した多機能の１チ
ツプマイコンが出現するに至っている。
ところが、このような多機能１チツプマイコンにおいで
も各種の一般的機能が準備されているものの、実際の応
用にあたっては次のような問題がある。
も各種の一般的機能が準備されているものの、実際の応
用にあたっては次のような問題がある。
■ 上記の各側斜機能のすべてが特定の応用に必要なわ
けではないため、ＬＳＩチップ内のゲートの利用率が低
下し、コストメリットが少ない。
けではないため、ＬＳＩチップ内のゲートの利用率が低
下し、コストメリットが少ない。
■ 上記の各側（財）機能としては平均的、一般的なも
のを準備せざる全行ないために、実際の応用にあたって
は、この各種側斜機能が中途半端なものとなる場合が大
部分であり、結局は各種の外付は回路全必要とすること
が多く、コストメリットが少ない。
のを準備せざる全行ないために、実際の応用にあたって
は、この各種側斜機能が中途半端なものとなる場合が大
部分であり、結局は各種の外付は回路全必要とすること
が多く、コストメリットが少ない。
■ 上記多機能マイコンに準備した機能以外のものが要
求される応用に対しては、この付加した機能は役だたす
、逆にチップ・サイズが上記付加機能のために増大した
分だけコストアップとなる。
求される応用に対しては、この付加した機能は役だたす
、逆にチップ・サイズが上記付加機能のために増大した
分だけコストアップとなる。
このように従来のいずれの方法を用いても、優れた専用
ＬＳＩを短期間で実現することはでＰｆｉかった。
ＬＳＩを短期間で実現することはでＰｆｉかった。
発明の目的
本発明は、上述した従来の専用ＬＳＩの製作方法に存在
した不都合を排除することのできる大規模集積回路の製
造方法を提供するものである。
した不都合を排除することのできる大規模集積回路の製
造方法を提供するものである。
発明の構成
本発明は、専用ＬＳＩがこれに要求される機能面からみ
て （１）処理速度が比較的遅いもの （２）高速の処理など特殊な処理が必要とされるもの、 に大別され、！、た、（１）のタイプのものは、既知の
マイクロコンピュータで処理が可能な範囲のものであり
、一般にはノ・−ドワイヤドロジックよりもストアドブ
ログラム方式による制（財）が適し、（２）のタイプの
ものは高速処理などの必要性から、通常処理方法が画一
化されており、このため、ノ・−ドワイヤドロジックが
適しているなど固有の性質を有していることに着目して
なされたものである。
て （１）処理速度が比較的遅いもの （２）高速の処理など特殊な処理が必要とされるもの、 に大別され、！、た、（１）のタイプのものは、既知の
マイクロコンピュータで処理が可能な範囲のものであり
、一般にはノ・−ドワイヤドロジックよりもストアドブ
ログラム方式による制（財）が適し、（２）のタイプの
ものは高速処理などの必要性から、通常処理方法が画一
化されており、このため、ノ・−ドワイヤドロジックが
適しているなど固有の性質を有していることに着目して
なされたものである。
すなわち、本発明の特徴は専用ＬＳＩの中に集積化され
る回路ブロックを、マイクロコンピュータの機能を有す
る回路ブロック部分とタイプの変化に追随して変更が必
要となる専用回路ブロック部分とに２分するとともに、
この専用回路ブロック部分には多数のトランジスタゲー
トナどの基本回路素子を作り込み、さらに一部のマスク
のみ全専用ＬＳＩ化のために変更し、これを他の共通マ
スクと併用することにより、専用回路ブロック内の素子
を相互配線して所定の機能をはたす専用回路ブロックを
形成し、この専用回路とマイクロコンピュータ部との相
互配線およびＲＯＭプログラムの書込みを行ない専用Ｌ
ＳＩ’ｉ完成させるところにある。
る回路ブロックを、マイクロコンピュータの機能を有す
る回路ブロック部分とタイプの変化に追随して変更が必
要となる専用回路ブロック部分とに２分するとともに、
この専用回路ブロック部分には多数のトランジスタゲー
トナどの基本回路素子を作り込み、さらに一部のマスク
のみ全専用ＬＳＩ化のために変更し、これを他の共通マ
スクと併用することにより、専用回路ブロック内の素子
を相互配線して所定の機能をはたす専用回路ブロックを
形成し、この専用回路とマイクロコンピュータ部との相
互配線およびＲＯＭプログラムの書込みを行ない専用Ｌ
ＳＩ’ｉ完成させるところにある。
実施例の説明
以下に図面を参照して本発明の大規模集積回路の製造方
法について詳しく説明する。
法について詳しく説明する。
第１図は、本発明の製造方法により実現される大規模集
積回路の回路ブロック例を示す図であり、図中人は入力
機能部１．演算機能部２．出力機能部３．データメモリ
部４．プログラムメモリ部５゜制（財）機能部６ならび
に入出力データ線７，８とによってマイクロコンピュー
タとしての構成全具備している。このマイクロコンピュ
ータ部分Ａは、前述した専用ＬＳＩの（１）のタイプの
機能を発揮するが、（２）のタイプの機能は発揮されな
い。一方専用回路ブロック部分Ｂ−ｉ５形成する回路部
９は（２）のタイプの機能を発揮する所謂専用回路部で
あり、この回路部は、製作すべき専用ＬＳＩの機能に応
じてその回路構成が変化する。
積回路の回路ブロック例を示す図であり、図中人は入力
機能部１．演算機能部２．出力機能部３．データメモリ
部４．プログラムメモリ部５゜制（財）機能部６ならび
に入出力データ線７，８とによってマイクロコンピュー
タとしての構成全具備している。このマイクロコンピュ
ータ部分Ａは、前述した専用ＬＳＩの（１）のタイプの
機能を発揮するが、（２）のタイプの機能は発揮されな
い。一方専用回路ブロック部分Ｂ−ｉ５形成する回路部
９は（２）のタイプの機能を発揮する所謂専用回路部で
あり、この回路部は、製作すべき専用ＬＳＩの機能に応
じてその回路構成が変化する。
第２図は、かかる基本回路ブロック部分Ａと専用回路ブ
ロック部分Ｂとに対応させて半導体基板１０をＡ′なら
びにＢ′の２領域に２分し、この部分に両回路ブロック
を作り込み、さらにＡ’、 Ｂ’の２領域に作り込１
れた回路ブロック間を相互接続手段１１〜１３によって
相互接続して完成させた大規模集積回路を示す模式図で
ある。このような構成の専用ＬＳ Ｉ全製作するにあた
り、本発明の製造方法では専用回路ブロック部分Ｂ内に
、多数のトランジスタゲートなどの基本回路素子の作り
込みをなし、一部のマスクの変更と共通マスクとの併用
で内部の基本回路素子を相互配線することにより、専用
回路ブロックを形成している。すなわち、専用ＬＳＩの
用途２機能を考慮して所望の回路構成とする回路設定が
一部のマスクの変更によってなされる。このようにして
完成させた専用回路ブロック部分Ｂを、さらにマイクロ
コンピュータ部分Ａと相互結線することにより、得られ
るＬＳＩは専用ＬＳＩとなる。勿論、マイクロコンピュ
ータ部人には所定のプログラムの作り込みを行う。
ロック部分Ｂとに対応させて半導体基板１０をＡ′なら
びにＢ′の２領域に２分し、この部分に両回路ブロック
を作り込み、さらにＡ’、 Ｂ’の２領域に作り込１
れた回路ブロック間を相互接続手段１１〜１３によって
相互接続して完成させた大規模集積回路を示す模式図で
ある。このような構成の専用ＬＳ Ｉ全製作するにあた
り、本発明の製造方法では専用回路ブロック部分Ｂ内に
、多数のトランジスタゲートなどの基本回路素子の作り
込みをなし、一部のマスクの変更と共通マスクとの併用
で内部の基本回路素子を相互配線することにより、専用
回路ブロックを形成している。すなわち、専用ＬＳＩの
用途２機能を考慮して所望の回路構成とする回路設定が
一部のマスクの変更によってなされる。このようにして
完成させた専用回路ブロック部分Ｂを、さらにマイクロ
コンピュータ部分Ａと相互結線することにより、得られ
るＬＳＩは専用ＬＳＩとなる。勿論、マイクロコンピュ
ータ部人には所定のプログラムの作り込みを行う。
ナオ、マイクロコンピュータ部分人と専用回路ブロック
部分Ｂを包含する半導体領域のいずれか一方の規模を同
一にし、他方の規模を異らせるようにした大規模集積回
路群を準備するようにしておくならば、各種の応用に対
して無駄のない専用ＬＳ Ｉｉ提供することも可能にｌ
る〇発明の効果 本発明の製造方法によって形成した専用ＬＳＩは次のよ
うな特徴を持つ。
部分Ｂを包含する半導体領域のいずれか一方の規模を同
一にし、他方の規模を異らせるようにした大規模集積回
路群を準備するようにしておくならば、各種の応用に対
して無駄のない専用ＬＳ Ｉｉ提供することも可能にｌ
る〇発明の効果 本発明の製造方法によって形成した専用ＬＳＩは次のよ
うな特徴を持つ。
（１） 一般に専用ＬＳＩでは、その構成が、専用Ｌ
ＳＩの大部分を占め、しかも低速処理で充分な部分と、
一部の高速処理などの必要な部分とから成るため、本発
明の構成の大規模集積回路は専用ＬＳＩとして最適であ
り、外部の付加回路はほとんどいらない。
ＳＩの大部分を占め、しかも低速処理で充分な部分と、
一部の高速処理などの必要な部分とから成るため、本発
明の構成の大規模集積回路は専用ＬＳＩとして最適であ
り、外部の付加回路はほとんどいらない。
Ｑ）各種の応用に対して専用回路については専用回路ブ
ロック部分Ｂで対応できるため、マイクロコンピュータ
部分ムについては従来の多機能マイコンの例のような各
種の応用を想定したタイマ機能などのような付加機能が
ほとんどもしくはまったく含まれなくなり、したがって
、各種の応用に対しても無駄がない。
ロック部分Ｂで対応できるため、マイクロコンピュータ
部分ムについては従来の多機能マイコンの例のような各
種の応用を想定したタイマ機能などのような付加機能が
ほとんどもしくはまったく含まれなくなり、したがって
、各種の応用に対しても無駄がない。
（３）本発明による専用ＬＳＩにおいては可能な限りの
処理をマイクロコンピュータ部分人で対応させることが
できるため、専用回路ブロック部分Ｂは特に高速な処理
など特殊な処理のみを対応させればよいので比較的少数
のトランジスタゲートなどの基本回路を内蔵させ、これ
を相互結線することで対応できる。従って、専用回路ブ
ロック部分Ｂについてはゲートの利用率は多少低いこと
が予想されるが、マイクロコンピュータ部Ａでのゲート
利用率は非常に高いため全体としてみると本発明の専用
ＬＳＩにおけるゲート利用率は高いものとなる。
処理をマイクロコンピュータ部分人で対応させることが
できるため、専用回路ブロック部分Ｂは特に高速な処理
など特殊な処理のみを対応させればよいので比較的少数
のトランジスタゲートなどの基本回路を内蔵させ、これ
を相互結線することで対応できる。従って、専用回路ブ
ロック部分Ｂについてはゲートの利用率は多少低いこと
が予想されるが、マイクロコンピュータ部Ａでのゲート
利用率は非常に高いため全体としてみると本発明の専用
ＬＳＩにおけるゲート利用率は高いものとなる。
（４）本発明ではたとえば従来の多機能マイコンに見ら
れるような用途の限定された回路は含まれておらず全体
が汎用的構造になっているので広汎な応用に対して等し
く対応できる。
れるような用途の限定された回路は含まれておらず全体
が汎用的構造になっているので広汎な応用に対して等し
く対応できる。
（５）本発明では新らタナマスク設計を必要としないた
め開発期間を大幅に短縮することができる。
め開発期間を大幅に短縮することができる。
以上説明したところから明らかなように、本発明の大規
模集積回路の製造方法はコストパーフォーマンスの高い
専用ＬＳＩの製作期間を大幅に短縮することのでさるも
のであり、仕様が特定されかつその種類が拡大の一途を
たどる昨今の大規模集積回路にとってすこぶる有効であ
る。
模集積回路の製造方法はコストパーフォーマンスの高い
専用ＬＳＩの製作期間を大幅に短縮することのでさるも
のであり、仕様が特定されかつその種類が拡大の一途を
たどる昨今の大規模集積回路にとってすこぶる有効であ
る。
第１図は本発明の製造方法で形成される大規模集積回路
の回路構成金示すブロック図、第２図は本発明の製造方
法で形成した大規模集積回路を示す模式図である。 １・・・・・・入力機能部、２・・・・・・演算機能部
、３・・・・・・出力機能部、４・・・・・・データメ
モリ部、５・・・・・・プログラムメモリ部、６・・・
・・・制御機能部、７，８・・・・・・入出力データ線
、９・・・・・・専用回路部、１ｏ・・・・・・半導体
基板、１１〜１３・・・・・・相互接続手段、Ａ・・・
・・・マイクロコンピュータ部分、Ｂ・・・・・・専用
回路ブロック部分 Ａ／・・・・・・マイクロコンピュ
ータ部分が配置される半導体基板領域、Ｂ′・・・・・
・専用回路ブロック部分が配置される半導体基板領域。
の回路構成金示すブロック図、第２図は本発明の製造方
法で形成した大規模集積回路を示す模式図である。 １・・・・・・入力機能部、２・・・・・・演算機能部
、３・・・・・・出力機能部、４・・・・・・データメ
モリ部、５・・・・・・プログラムメモリ部、６・・・
・・・制御機能部、７，８・・・・・・入出力データ線
、９・・・・・・専用回路部、１ｏ・・・・・・半導体
基板、１１〜１３・・・・・・相互接続手段、Ａ・・・
・・・マイクロコンピュータ部分、Ｂ・・・・・・専用
回路ブロック部分 Ａ／・・・・・・マイクロコンピュ
ータ部分が配置される半導体基板領域、Ｂ′・・・・・
・専用回路ブロック部分が配置される半導体基板領域。
Claims (1)
- 半導体基板を第１および第２の領域に２分し、同第１の
領域に入力機能部、出力機能部、演算機能部、データメ
モリ、プログラムメモリならびに制御部とからなるマイ
クロコンピュータ部を、さらに前記第２の領域にトラン
ジスタゲート等の基本回路素子を配置するとともに、一
部のマスクのみを変更し、このマスクを他の共通マスク
と併用し、前記第２の領域内の基本回路素子間を相互配
線して所定の専用回路ブロックとなし、この専用回路ブ
ロックと前記第１の領域のマイクロコンピュータ部を相
互結線し、さらに前記第１の領域内のマイクロコンピュ
ータ部に所定のプログラムの作り込みヲナすことを特徴
とする大規模集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192962A JPS5983260A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192962A JPS5983260A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983260A true JPS5983260A (ja) | 1984-05-14 |
Family
ID=16299928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192962A Pending JPS5983260A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983260A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133466A (ja) * | 1984-12-04 | 1986-06-20 | Matsushita Electric Ind Co Ltd | 単位処理装置 |
| JPS61258465A (ja) * | 1985-05-13 | 1986-11-15 | Seiko Epson Corp | ワンチツプ・マイクロ・コンピユ−タ |
| JPH07168802A (ja) * | 1994-07-25 | 1995-07-04 | Seiko Epson Corp | 半導体装置 |
| JPH08272766A (ja) * | 1996-02-29 | 1996-10-18 | Seiko Epson Corp | 半導体装置 |
-
1982
- 1982-11-02 JP JP57192962A patent/JPS5983260A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133466A (ja) * | 1984-12-04 | 1986-06-20 | Matsushita Electric Ind Co Ltd | 単位処理装置 |
| JPS61258465A (ja) * | 1985-05-13 | 1986-11-15 | Seiko Epson Corp | ワンチツプ・マイクロ・コンピユ−タ |
| JPH07168802A (ja) * | 1994-07-25 | 1995-07-04 | Seiko Epson Corp | 半導体装置 |
| JPH08272766A (ja) * | 1996-02-29 | 1996-10-18 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100378033B1 (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPS6114734A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6262471B2 (ja) | ||
| US6594810B1 (en) | Reconfigurable integrated circuit with a scalable architecture | |
| JPS5983260A (ja) | 大規模集積回路の製造方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US3914590A (en) | Serial two{3 s complementer | |
| JPS62217632A (ja) | 半導体集積回路 | |
| JPS59220948A (ja) | 半導体装置 | |
| JPH01137371A (ja) | 半導体装置の製造方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPH0713957A (ja) | 並列プロセッサ | |
| JPS6076141A (ja) | 集積論理回路 | |
| JPH02302058A (ja) | 半導体集積回路 | |
| JPS61198751A (ja) | 半導体集積回路 | |
| JP2006324471A (ja) | 半導体集積回路装置 | |
| JPH0834251B2 (ja) | 論理モジュール間配線方法 | |
| JPS5966145A (ja) | マスタ−スライス半導体装置 | |
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPS59117826A (ja) | トライステ−ト回路 | |
| JPH03106071A (ja) | 半導体集積回路装置 | |
| JPS61125225A (ja) | 半導体集積回路 | |
| JPS57149762A (en) | Large scale integrated circuit | |
| JPH0242745A (ja) | 大規模集積回路 | |
| JPH06163845A (ja) | 半導体装置及びその製造方法 |