JPS598355A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS598355A JPS598355A JP11752582A JP11752582A JPS598355A JP S598355 A JPS598355 A JP S598355A JP 11752582 A JP11752582 A JP 11752582A JP 11752582 A JP11752582 A JP 11752582A JP S598355 A JPS598355 A JP S598355A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- aluminum
- hole
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、特に製造途中状態で電気
的なチェックがなされる半導体装置に関するものである
。
的なチェックがなされる半導体装置に関するものである
。
従来一般に製造されている半導体装置は入面保護用絶縁
膜に、スルーホールが形成された後に、１チツプ毎に電
気的な測定がなされ、良品と不良品の分類がなされる。
膜に、スルーホールが形成された後に、１チツプ毎に電
気的な測定がなされ、良品と不良品の分類がなされる。
最近、ランダムアクセスメモリー （以下ＲＡＭと記す
）の大容量化が進み、特に６４にスタティックＲＡＭや
、２５６にダイナミックＲＡＭでは、リダンダンシ一方
式（一部に欠陥があっても冗長回路に、切シ換える事に
よシ良品としてしまう。）が用いられているのが一般的
である。冗長回路へ。
）の大容量化が進み、特に６４にスタティックＲＡＭや
、２５６にダイナミックＲＡＭでは、リダンダンシ一方
式（一部に欠陥があっても冗長回路に、切シ換える事に
よシ良品としてしまう。）が用いられているのが一般的
である。冗長回路へ。
の切シ換えのために、切シ換え回路が必要であり、その
切シ換えにポリシリコン層が用いられ、任意のポリシリ
コン層を高電流でカットするか、し・−ザーでカットす
る方法が用いられている。
切シ換えにポリシリコン層が用いられ、任意のポリシリ
コン層を高電流でカットするか、し・−ザーでカットす
る方法が用いられている。
具体的な手順として金属配線工程完了後、第一次電気チ
ェックを行い、同時に又は次工程で必要なポリシリコン
層をカットをする。しかる後に表面保護膜を形成し、ス
ルーホールを開孔後、再度第二次電気的チェックを行っ
て確認をする。しかしながらこの方法にはボンディング
不良を多発させる欠点がある。この欠点を図面を用いて
説明する。
ェックを行い、同時に又は次工程で必要なポリシリコン
層をカットをする。しかる後に表面保護膜を形成し、ス
ルーホールを開孔後、再度第二次電気的チェックを行っ
て確認をする。しかしながらこの方法にはボンディング
不良を多発させる欠点がある。この欠点を図面を用いて
説明する。
第１図（ａ）は、第一次電気チェックが終った状態の平
面図を示し、ポンディングパッド部のアルミ電極１に、
グローブカードの針跡２が生じる。第１図（ａ）のＡ−
ｘにおける断面図が第１図（ｂ）に示される。半導体基
板３の表面に厚い絶縁膜４及びアルミパッド１が形成さ
れ、針跡２の領域は、アルミパッドがけずられ一部に下
の絶縁膜４が露出する事がある。
面図を示し、ポンディングパッド部のアルミ電極１に、
グローブカードの針跡２が生じる。第１図（ａ）のＡ−
ｘにおける断面図が第１図（ｂ）に示される。半導体基
板３の表面に厚い絶縁膜４及びアルミパッド１が形成さ
れ、針跡２の領域は、アルミパッドがけずられ一部に下
の絶縁膜４が露出する事がある。
第２図は表面保護膜６が形成され、さらに写真蝕刻法と
エツチングによシスルーホール７が開口され次に第二次
の電気的チェックがなされた状態を示す。第２図（ａ）
はその状態の平面図を示し、第２図（ｂ）は第２図（ａ
）のＢ−Ｂ’における断面図を示す。
エツチングによシスルーホール７が開口され次に第二次
の電気的チェックがなされた状態を示す。第２図（ａ）
はその状態の平面図を示し、第２図（ｂ）は第２図（ａ
）のＢ−Ｂ’における断面図を示す。
第２図（ｂ）で示される様に保護膜６と下地絶縁膜４と
は同じ材質例えば酸化膜やＰＳＧ（ＰＨＯ８ＰＨＯ−８
Ｉ Ｌ Ｉ ＧＡＴＥ−ＧＬＡＳ Ｂ ）である場合ス
ルーホールのエツチング時にバットアルミのない領域２
の下地絶縁膜がエツチングされ、さらに新たな 跡５に
よってアルミのない部分が拡大する。このためこの後の
組立工程において外部ケースとパッドを結合するボンデ
ィングワイヤーのパッド部における強度が劣化し特に樹
脂封止の場合などに導通不良が多発することがある。
は同じ材質例えば酸化膜やＰＳＧ（ＰＨＯ８ＰＨＯ−８
Ｉ Ｌ Ｉ ＧＡＴＥ−ＧＬＡＳ Ｂ ）である場合ス
ルーホールのエツチング時にバットアルミのない領域２
の下地絶縁膜がエツチングされ、さらに新たな 跡５に
よってアルミのない部分が拡大する。このためこの後の
組立工程において外部ケースとパッドを結合するボンデ
ィングワイヤーのパッド部における強度が劣化し特に樹
脂封止の場合などに導通不良が多発することがある。
本発明は上記問題点を解決した新しい半導体装置を提供
するものである。
するものである。
すなわち本発明の特徴は、外部電極域ｐ出し用パッドを
形成し、その後で表面保護用絶縁膜を形成し、次に前記
外部電極取シ出し用パッド部にスルーホールが設けられ
た半導体装置において、各スルーホール領域をおおう第
二層の外部とシ出し用金属電極を有する半導体装置にあ
る。
形成し、その後で表面保護用絶縁膜を形成し、次に前記
外部電極取シ出し用パッド部にスルーホールが設けられ
た半導体装置において、各スルーホール領域をおおう第
二層の外部とシ出し用金属電極を有する半導体装置にあ
る。
以下に本発明の効果について実施例を用いて詳細に説明
する。第３図は、本発明の一実施例を説明するための途
中工程の断面図でおる。第１図（ｂ）に示される様に第
一次電気チェックが終了した状態のウェハーに一般に行
われている表面保護膜（４）を成長させスルホール７を
形成した後第３図（ａ）に示される如く全面にアルミ８
を蒸着する。この時のアルミニウムの厚さは微細な加工
を必要としないため、数十μｍ迄任意の厚さの選択が可
能である。次に第３図（ｂ）に示される如く通常の写真
蝕刻及びエツチング法によシ第２電極９が形成される。
する。第３図は、本発明の一実施例を説明するための途
中工程の断面図でおる。第１図（ｂ）に示される様に第
一次電気チェックが終了した状態のウェハーに一般に行
われている表面保護膜（４）を成長させスルホール７を
形成した後第３図（ａ）に示される如く全面にアルミ８
を蒸着する。この時のアルミニウムの厚さは微細な加工
を必要としないため、数十μｍ迄任意の厚さの選択が可
能である。次に第３図（ｂ）に示される如く通常の写真
蝕刻及びエツチング法によシ第２電極９が形成される。
次に第二次電気チェックがなされ再び電極が針跡がつく
。その状態を示したのが第４図である。。
。その状態を示したのが第４図である。。
第４図（ａ）は第２電極９に針跡５がついた状態の平面
図を示し第４図（１））は第４図（ａ）のＣ−Ｃ’間の
断面図である。第４図（１））と第２図中）を較べてみ
れば明らかな様に、本発明を用いれば、アルミニウムが
はぎとられる領域は少なくなシボンディング性の改良が
可能である事が明らかである。
図を示し第４図（１））は第４図（ａ）のＣ−Ｃ’間の
断面図である。第４図（１））と第２図中）を較べてみ
れば明らかな様に、本発明を用いれば、アルミニウムが
はぎとられる領域は少なくなシボンディング性の改良が
可能である事が明らかである。
以上の説明においてパッド部の材質をアルミとしたか、
他の金属でも本発明の効果を損なうものでない事は明ら
かである。
他の金属でも本発明の効果を損なうものでない事は明ら
かである。
第１図および第２図は従来の半導体装置の欠点について
説明する図であシ、第３図および第４図は本発明の一実
施例について説明するだめの図である。 図中の記号は以下に示す。 １・・・・・・第一層外部取出し用バッド、２・・・・
・・第一次電気チェツクの針跡、３・・・・・・半導体
基板、４・・・・・・層間絶縁膜、５・・・・・・第一
次電気チェックの針跡、６・・・・・・表面保護膜、７
・・・・・・スルーホール、８・・・・・・第二層アル
ミ、９・・・・・・第二層バンド。 単ｌ （注） 第２ ３ｂ）３ 図
説明する図であシ、第３図および第４図は本発明の一実
施例について説明するだめの図である。 図中の記号は以下に示す。 １・・・・・・第一層外部取出し用バッド、２・・・・
・・第一次電気チェツクの針跡、３・・・・・・半導体
基板、４・・・・・・層間絶縁膜、５・・・・・・第一
次電気チェックの針跡、６・・・・・・表面保護膜、７
・・・・・・スルーホール、８・・・・・・第二層アル
ミ、９・・・・・・第二層バンド。 単ｌ （注） 第２ ３ｂ）３ 図
Claims (1)
- 表面保護用絶縁膜に外部電極を９出し用バンド部に達す
るスルーホール領域が設けられた半導体装置において、
該スルーホール領域をおお５別の外部とシ出し用金属電
極を有する事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11752582A JPS598355A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11752582A JPS598355A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598355A true JPS598355A (ja) | 1984-01-17 |
Family
ID=14713934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11752582A Pending JPS598355A (ja) | 1982-07-06 | 1982-07-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598355A (ja) |
-
1982
- 1982-07-06 JP JP11752582A patent/JPS598355A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518092B2 (en) | Semiconductor device and method for manufacturing | |
| US7301216B2 (en) | Fuse structure | |
| US7638411B2 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| KR960012334A (ko) | 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈 | |
| US3550261A (en) | Method of bonding and an electrical contact construction | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| JP2002231753A (ja) | 半導体素子のボンディングパッド及びその製造方法 | |
| KR100343284B1 (ko) | 반도체소자의 본딩패드 구조체 및 그 제조방법 | |
| US3639811A (en) | Semiconductor with bonded electrical contact | |
| JPS598355A (ja) | 半導体装置 | |
| US20040051177A1 (en) | Adaptation of an integrated circuit to specific needs | |
| JPH0677315A (ja) | 半導体装置 | |
| EP0402592B1 (en) | Master slice semiconductor device and method of forming it | |
| JP2833275B2 (ja) | 半導体装置 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS624352A (ja) | 半導体記憶装置 | |
| JPH0230117A (ja) | 半導体装置 | |
| KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| KR100505614B1 (ko) | 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPH02177451A (ja) | 半導体集積回路装置 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JP2000294647A (ja) | 半導体装置とその製造方法 | |
| JPH067583B2 (ja) | 半導体装置の製法 |