JPS598361A - 半導体集積回路装置の容器 - Google Patents

半導体集積回路装置の容器

Info

Publication number
JPS598361A
JPS598361A JP57117516A JP11751682A JPS598361A JP S598361 A JPS598361 A JP S598361A JP 57117516 A JP57117516 A JP 57117516A JP 11751682 A JP11751682 A JP 11751682A JP S598361 A JPS598361 A JP S598361A
Authority
JP
Japan
Prior art keywords
package
container
bump
lead
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57117516A
Other languages
English (en)
Inventor
Makoto Harigaya
針ケ谷　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57117516A priority Critical patent/JPS598361A/ja
Publication of JPS598361A publication Critical patent/JPS598361A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置の容器に関するものである
。
通常、半導体集積回路装置は容器に入れて使用する場合
が多い。従来この場合の容器外部へのリードの引き出し
方法は容器内部にパターンを形成し、パターンとチップ
をボンティング線にて接続し外部リード１を容器端面（
第１図）、又は容器下面（第２図）よシ引き出していた
。
近年、半導体集積回路の集積度の向−ヒとともに外部ビ
ン数も増加する傾向にあシ、ＶＬＳＩ　の開発によシ数
百ピンというビン数が必要となυつつある。従来の方法
ではビン数が増加すると容器が大型化し、ＬＳＩ化の長
所である小型化に反する。
また、容器が大型化することによシチッグから外部リー
ドまでの距離が増大し配線抵抗、配線容量の増加という
欠点が生じる。
本発明は容器の上下両面に外部電極用のバンプを有する
ことにより容器を大型化することなく多ピン化を可能と
し、同時に配線抵抗、配線容量の減少を可能にする半導
体集積回路装置の容器を提供するものである。
本発明の半導体集積回路装置の容器はたとえば第３図に
示すように、任意の位置にて容器の上下両面より、内部
リード３に接続ぜる上面バンプ２および下面バンプ５を
肩している。
第４図に従来の容器の例、第５図に本発明品を示す。
本発明は従来容器の内部リードパターンとして使用され
ている領域４から直に外部リード用バンプ２を容器上面
および下面に引き出すものである。
外部リード用バンプの位置はアイランド、キャップ、ポ
ンディングステッチ以外であれば任意の位置で引き出し
可能である。このため内部リード３を短くし、配線抵抗
、配線容量を減少させることが可能である。両面に外部
リード用バンプ２，５を有するため従来のプラグインタ
イブに比べ同面積で約２倍、ＤＩＰ、フラットパッケー
ジに比べ数倍程度までビン数を増加させることが可能で
ある。
次に、本発明をセラミック容器に適用した場合の実施例
について説明する。
従来のセラミック製の半導体容器は半導体チップを載置
する第１層、内部リードパターンを有する第２層、金属
蓋板を接合する為の第３１−ヲシート状態で組立て、こ
れを焼結して完成する。このようにして製造された容器
の断面図を第６図に示す。６は第１層目セラミックス、
７は第２層目セラミックス、８は第３層目セラミックス
、３は内部リードパターン、ｌは外部リードである。
これに対し本発明を適用した場合のセラミック製の半導
体集積回路装置の容器は第７図〜第９図に示すようにな
シ以下に説明する。
第１層目セラミックス６に下面に引き出したい任意の位
置にスルホール９をおける（第７図）。
第２Ｎ目セラミツクス６に内部パターン３を形成し下面
に引き出しだいパターンの先端に第１１−目スルホール
９と同位置になるようにスルホールをあけ、組合せてＦ
面にバンプ２を形成する（第８図）。第３＃目セラミツ
ク８も同様にリードを引き出したい任意の位置にスルホ
ールをあけ第２層のパターンとあわぜバンプ５を形成す
る（第９図）。
以上のようにしてバンプを両面に形成すれば従来のリー
ド引き出し方法よシチップから端子までの距離が短くで
き、かつ両面にバンクを形成するため端子数を増加さぜ
ることが可能である。
【図面の簡単な説明】
第１図、第２図は従来の外部リード引き出し例を示す図
である。 第３図は本発明の実施例の断面図、第６図は従来技術に
よる容器の平断面図、第４図は第６図の平面を縮小して
示した平面図で必シ、第５図は年３図の平面を縮小して
示した平面図である。第７図乃至第９図は本発明をセラ
ミックに適用［７た実施例の製造工程を示す図であシ、
第７図は第ＩＮ４目セラミツクスにスルーホールをあけ
た平面図、第８図は第１鳩目セラミツクスと第２層目セ
ラミックスを組み合せバンクを形成した平面図、第９図
は完成品の断面図である。 尚、図において、ｌ・・・・・・外部リード、２・・・
・・・上面バンプ、３・・・・・・内部リードパターン
、４・・・・・・内部リードパターン１域、５・・・・
・・下面バンプ、６・・・・・・第１　ｌ＠目セジミッ
クス、７・・・・・・第２層目セラミックス、８・・・
・・・紺３Ｊ−目セラミックス、９・・・・・・スルー
ホールである。 ＃１　図　　　　　　手２　図 ３ 察３　巳 早４　聞　　　　　　　蒸５　図 第２６　閉 早　７　圀 ＃８　圓 范９目

Claims (1)

    【特許請求の範囲】
  1. 容器の両面に多数の外部配線引き出し用バンプ余有する
    ことｒ特徴とする半導体集積回路装置の容器。
JP57117516A 1982-07-06 1982-07-06 半導体集積回路装置の容器 Pending JPS598361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57117516A JPS598361A (ja) 1982-07-06 1982-07-06 半導体集積回路装置の容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117516A JPS598361A (ja) 1982-07-06 1982-07-06 半導体集積回路装置の容器

Publications (1)

Publication Number Publication Date
JPS598361A true JPS598361A (ja) 1984-01-17

Family

ID=14713695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117516A Pending JPS598361A (ja) 1982-07-06 1982-07-06 半導体集積回路装置の容器

Country Status (1)

Country Link
JP (1) JPS598361A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619040B2 (ja) * 1974-05-16 1981-05-02

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619040B2 (ja) * 1974-05-16 1981-05-02

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923548A (ja) * 1982-07-30 1984-02-07 Fujitsu Ltd 半導体装置
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US20100187691A1 (en) Chip package without core and stacked chip package structure
US6228689B1 (en) Trench style bump and application of the same
TW200300596A (en) Semiconductor device
CN103094260A (zh) 层叠封装器件及封装半导体管芯的方法
CN101188226A (zh) 芯片封装结构及其制程
JPH02133943A (ja) 高集積回路及びその製造方法
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
KR100521279B1 (ko) 적층 칩 패키지
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
JPS6038868B2 (ja) 半導体パツケ−ジ
KR100548554B1 (ko) 테스트 비이클 볼 그리드 어레이 패키지
JPS598361A (ja) 半導体集積回路装置の容器
JPH08264712A (ja) 半導体装置
JPS59127856A (ja) 多層半導体チツプを有する半導体集積回路装置
US7244633B1 (en) Chip carrier substrate with a land grid array and external bond terminals
TW459315B (en) Stack-up chip packaging
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2765567B2 (ja) 半導体装置
CN104909330A (zh) 微机电模块以及其制造方法
US7449364B2 (en) Device and method for including passive components in a chip scale package
CN113555337A (zh) 半导体基板结构及其形成方法
CN220493497U (zh) 一种3d堆栈崁入式电子器件封装结构
JPS60254646A (ja) 半導体装置
TWI582903B (zh) 半導體封裝結構及其製作方法
JPS6154656A (ja) 半導体装置