JPS598365A - 集積回路チツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、コンピュータ回路のパッケージ・インダクタ
ンスによって生じるスイッチング・ノイズを減少させる
技術に関する。特に、本発明は、半導体チップの固有パ
ンケージ・インダクタンスによって生じる自己誘導スイ
ッチング・ノイズ（Δ１ノイズ）を除去するドライバ回
路に関する。

〔本発明の背景〕

コンピュータ回路の性能を高めるパッケージング技術で
は、固有パッケージ・インダクタンスによって生じる自
己誘導スイッチング・ノイズを減少させることが重要に
なっている。このノイ、ズは一般に、ΔＩノイズとして
知られている。今日の複数チップを有するモジュール（
ＭＣＭ）技術には色々な制約があるので、自由に改良で
きる余地はほとんどない。第１菌力）ら、チップにおけ
る通常のノイズの発生を考えることかでさる。この内は
、ＭＣＭ内の２つの接続されたチップ１及び２を示して
いる。第１図は、チップ１がトランジスタ１２を含むド
ライバ１３を備えていることを、そして、チップ２が成
端抵抗１４を含むレシーバ１５を備えていることを各々
示している。モジュール３μ、２つのチップを相互接続
する信号＠４や池の信号線を含む。もチップ位置の下に
設けられた２つの電力用のピン５妙八基板６における大
きな減結合キャパシタ７及び８によって結合される。

動作については、チップ１のドライバがオンに切換ると
き、即ち、トランジスタの出力が高レベルのとき、基板
乙におけるＶＣ配線９が接地電格（以下ＧＮＤとする）
の配線１ｏに対して正の場合に、電流が信号線４を通っ
て成端抵抗の方へ流れる。この電流は、ピン５を経て、
モジュール３から基板６のＧＮＤ配線７Ｑへ流ｉする。

第７図は次のことを示している。、、　ＩＩＩ］ち、電
流の１部分はチップ１の方へ戻δれ、一方残りの部分は
、基板乙の方へ流れ、減結合キャパシタ８によって、チ
ップ２　＋７）　Ｖ　Ｃ配線９へ戻される。このことは
、第１図の右Ｖ４Ｎ部分において矢印で示されている。

ＶＣ配＠９を流れる電流がチップ１に達するとドライバ
を流、／″とるこ七により電流ループが終了する。Ｇ　
Ｎ　Ｉ）　配線１ｏを流れる電流は、チップ１の下の基
板６へ流れて、電流ループが終了する前にＶＣ配＠９に
接続されたピン５をブトして戻らなけ７しはならないこ
とに／ｌＩＥ意すべきだ、このことが第１図の左側下部
において矢印で示されている。キャパシタ７の電流がキ
ャパシタ８の電流と一緒になると、基板乙には、ドライ
バの全電流が流れることになる。たとえ基板のキャパシ
タがイ１互接続されても、特性インピーダンスを制御す
るために、戻る電流は基板の両配線を流れなければなら
ないことに注意すべきだ。

第１図に示さ才しているように、ドライバの全ての電流
は電流ル〜グを終了するために基板中を流れなければな
らない。従って、実効パッケージ・インダクタンスは、
モジュール内候続を用いたシステムにおいてさえも、比
較的大きい。第１図に承された電流路では、チップ１の
ｖｃ配線９で負のΔ■ノイズ成分が生じ、チップ２０Ｇ
ＮＤ配線で正のΔ■ノイズ成分が生じる。これらのノイ
ズ成分がチップの電力供給において存在すると、それら
は正常な線に伝わって、正常なＶノ−バのスイッチ動作
を誤らせたり、チップの論理ゲート動作を乱したりする
ことになる。

従って、システムのノイズ感受率を下ケるには実効パッ
ケージ・インダクタンスの大きさを小さくできることが
、重要である。このように小さくできると、ノイズ成分
の大きさも対しし、で小さくなる。

ノイズ電流が第１図のように流れるなら、実効パッケー
ジ・インダクタンスを減少させる１つの技術としては、
基板の方へ流すかわりに、モジュールの上面近くで高周
波のノイズ電流循環をさせることである。このような電
流の流れは、はとんどモジュール及び基板のインダクタ
ンスを迂回即ちバイパスすることになるであろう。これ
を達成するための１つの可能な技術は、七ジュールの上
面に減結合ギヤパンクを導入するこ吉である。しかしな
がら、公知技術の制限内では、この解決刃１云を、実用
化されているＭ　ＣＭ技術に用いることは現在のところ
できない。過大な表面頭載によってそれらの導入全断念
しなけれはならなくなるので利用できる減結合キャパシ
タは、現在のＭＣＭ技術には適合しない。このために、
ＭＣＭに設けられるチップ及び回路の数を減少すること
になり、その全体的な性能や経済性の利点金、かなり減
じることになる。さらに、キャパシタとチップとの間に
低インダクタンス路を提供するために、ＭＣＭの上面に
は、さらに電力用の配線が付加されなければならなくな
り、モジュールの製造をさらにより複雑且つ高１ｉｌＩ
ｉにすることになる。

それ故に、現在のチップに関する技術を駆、使して実際
にオン・チップの減結合キャパシタを提供することを考
えなければならない。

先行技術では、チップ中の正及び負のノイズ・パルスを
抑制するための種々の技術が知られている。ノイズ抑制
回路は、米国特許第３８１６７６２号及び第３８９８４
８２号に一般的に示されている。また、回路をクランプ
する集積回路は、米国特許第３１８８４９９号等に示さ
れている。先行技術には、モジュールの上面近くで高周
波のノイズ電流循環を別に行なうことにより、実効パッ
ケージ・インダクタンスを減少させるような考えはなか
った。先行技術は、ノイズの発生を少なくしてノイズ成
分自体を除去しようとするよりもむしろ発生したノイズ
を小さくしてノイズを抑制するような回路である。

〔本発明の概要〕

本発明の目的は、ドライバ・トランジスタに芽ン・チッ
プのインピーダンス特性で電力供給してモジュール電流
のループがオン・チップとなるようにすることである。

本発明の実施によって、モジュールの上面近くを流れる
ことになるノイズ電流について低インピーダンス路を定
めることができ、また、大部分のパッケージ・インダク
タンスをバイパスすることができる。さらに、ＭＣＭ構
成部分におけるΔｌノイズを減少することになるオン・
チップの回路を設けることができる。

本発明では、まず、ドライバ・トランジスタにオン・チ
ップのインピーダンス特性で電力供給することが定めら
れる。これによって、モジュール電流のループはオン・
チップとなる。

これは、ドライバ回路手段、抵抗体及びＰＮ接合ダイオ
ードを使用して行なわれる。抵抗体及び１以上のダイオ
ードが、ダイオードを順方向にバイアスするように直列
に接続される。ドライバ・トランジスタのコレクタは抵
抗体とダイオードの接続点に接続される。順方向バイア
スされた接合ダイオードは、順方向バイアス電流の関数
として陽極・陰ｆｔ間のキャパシタンスヲ確立する。、
このキャパシタンスによって、過渡電流が、ＶＣ及びＧ
ＮＤの両電力供給とドライバ・トランジスタのコレクタ
との間に流れる。この回路は、また、高レベルの入力信
号と低レベルの入力信号とでドライバ・トランジスタに
必要なＶＣ電流が異なることにより生じる低周波のノイ
ズを減少する、分路電流調整器としても働らく。

もし、この回路がＶＣのチップ・リードとＧＮＤのチッ
プ・リードとの間に設けられて、ドライバ・［ランジス
タのコレクタに接続されるなら、ドライバのスイッチ動
作によってノイズが発生するときに、ノイズ電流がモジ
ュールの上面近くを流れる低インピーダンス路が提供さ
れる。これにより、パンケージ・インダクタンスの大部
分を効果的にバイパスすることがでさ、Δ■ノイスを有
効に減少することができる。その上、ノイズ電流路の形
成は、もはや、ＶＣとＧＮＤとの平行なピンによるので
はなくて各チップについて行なわれるので、これにより
、さらＶこ実効パッケージ・インダクタンスヲ減、少す
ることができる。

〔不発１カの実姉例〕 第２南は第１１スに対らさせて、ダイオード１１を設け
た本発明の実施例を示したものである。

第３図は第１図のような通常のドライバについての回路
図を示す。

第４図に本発明によるバイパス・エミッタ・フオｏ’７
（Ｄドライバ回路（以下ＢＥＦドライバ師１路とする）
を概略的にする。このＢ　Ｅ　Ｆドライバ回路は、次の
ようなドライバ・トラン／スタＴ１′ｆ３：含む。１．
’ｌｌち、このトランジスタＴ１は、コレクタがノード
ＡでダイオードＴＳＩのアノードと電流制限抵抗ＲＣと
に接続され、エミッタがノードＣでオフ・チップの信号
線ＳＬ１に接続され、ベースが入力ＩＮに接続されてい
−るものである。入力ＩＮに印加される入力信号ハ、ト
ランジスタＴ１についての適切な入力信号を提供するよ
うに設計されたｆｌ１２のデジタル回路から出力さｌｊ
る。

ダイオードＴＳＩ及びＴＳ２は、第４図に示さ′イ１て
いるように直列に接続されている８ダイ、オードＴＳ２
の陰極は、モジュールのＧＮＤに接続されている。ダイ
オードＴＳ１及びＴＳ２は、好ましくは、順方向電流の
関数としてかなりのキャパシタンス全提供するようす、
トランジスタのベース・コレクタ接合であるとよい。

電流制限抵抗ＲＣは、チップのＶＣ（ＶＣ６と図示）と
ノードＡとの間に接続されている。これは、ダイオード
Ｔ８１及びＴＳ２への電流量を制限することになる。

誘導子Ｌ１は、チップのＶＣｉ基板のＶＣ（ＶＣＢと図
示）に接続し、一方誘導子Ｌ２は、チップのＧＮＤ全基
板のＧＮＤ　（ＧＮＤ　　と図示）に接続する。これら
２つの誘導子は、基板のＶＣ及びＧＮＤの供給における
実効配線インダクタンスである。抵抗ＲＴは、ノードＢ
とチップのＧＮＤとの間に接続されている。これは、ノ
ードＣｌ＃ｌちドライバ・トランジスタＴ１のエミッタ
とノードＢとの間に接続された信号線ＳＬ１についての
成端抵抗である。抵抗ＲＴは、曲のチップに位置する。

さて、第４図に示されたドライバを付勢する回路動作に
ついて説明する、ボ″初、ドライバ・トランジスタＴ１
のベースにおける入力信号は低レベルである。それで、
トランジスタＴ１のコレクタ電流は小さく、成端抵抗Ｒ
Ｔには少量の電流しが供給されない。ダイオードＴＳ１
及びＴＳ２が順方向にバイアスされ、ノードＡの電圧を
チップのＧＮＤよりも順方向バイアス・ダイオードの２
降下電子分上にクランプする。ダイオードＴＳ１及びＴ
Ｓ２全流八る電流は、抵抗ＲＣとダイオードＴＳ１及び
ＴＳ２についてのダイオード特性と、直列接続された抵
抗ＲＣ，ダイオードＴＳＩ及びＴＳ２の間の電圧と、成
端抵抗ＲＴに必要なドライバ・トランジスタＴ１による
少量の電流と、によって定丑る。抵抗ＲＣを流れる電流
は、トランジスタＴ１のコレクタ電流とダイオードＴＳ
１及びＴＳ２のバイアス電流との合計であることに注意
すべきである。

半導体分野の当業者には周知であるが、ダイオードには
、２つのタイプのキャパシタが存在する。

一つは、一般的に空乏キャパシタンスと呼ばれるもので
、これは、ＰＮダイオード接合における電荷の空乏によ
って生じるものである。空乏キャパシタンスは、もっば
ら逆バイアス条件下で生じる。

もう一つは、拡散キャパシタンス又は電荷蓄積キャパシ
タンスと呼ばれるもので、電流が変化したときに電荷蓄
積効果のために電圧が遅れることにより生じる。拡散キ
ャパシタンスは、もっばら順方向バイアス条件下で生じ
、接合を流れる電流の指数関数である。

ダイオードＴＳ１及びＴＳ２は順方向にバイアスサｔｚ
　６　ノで、もっばら拡散キャパシタンス７＞ｊ生じる
。ダイオードＴＳ１及びＴｓ２は、ベース・コレクタ接
合が好ましいが、しかし、ベース・エミッタ接合又はベ
ース・エミッタ接合に直列なベース・コレクタ接合であ
ってもよい。

ドライバ・トランジスタＴ１への入力が高Ｖベルになる
と、ノードＣ及びＢは、高レベルになる。

これは、トランジスタＴ１が成端抵抗ＲＴへ供給ずべき
電流全増加させ、抵抗ＲＣと流ｔｚる電流を増加させる
。こｔ′１．は、ノードＡの電ｌＥ’を下ける。

ノードＡの電圧が下がると、ダイオードＴＳ１及びＴＳ
２は、２つの重吸な機能を提供する。第１の機能は、ノ
ードＡの電圧が下がると、ダイオードの電流・電圧特性
によって、２つのダイオード電流れる電流が減少し、ト
ランジスタＴ１の方へ電流が切換わることである。前に
ダイオードＴＳ１及びＴＳ２を流れていた電流は、もは
や、トランジスタＴ１を流れる。ダイオードＴＳ１及び
ＴＳ２は、抵抗ＲＣを流れる電流全規定する。しかし、
ノードＡの電圧が下がると、ダ・１オードＴＳ１及びＴ
Ｓ２が抵抗Ｒｃを流れる電流全規定する能力は下がる。

この分路電流規定効果によって、ＶＣ供給配線及びＧＮ
Ｄ洪給配給配線いてのＩＲ電工降下の変化は最小になる
。ドライバ（トランジスタＴ１のような）は、たまに状
態を変えるので、ドライバが高Ｖベルから低レベルにな
る速度の割には、分路電流規定効果は、低周波のＶＣ供
給及びＧＮＤ供給の配線におけるＩＲ電圧降下全減少す
ることになる。

ノードＡの電圧が下ったときの、トランジスタ接合ＴＳ
１及びＴＳ２の第２の機能は、バイパス・キャパシタン
ス全提供することである。前に説明したように、順方向
にバイアスされたダイオードは、その順方向電流の関数
として陽極・陰極間のキャパシタンスを形成する。この
キャパシタンスは、電流が増加すると大きくなる。この
現象は、ノードＡに対してキャパシタをアースするバイ
パスを提供するように回路では用いられる。従って、ノ
ードＡの電圧が下がると、ダイオード接合のキャパシタ
ンスは、ＧＮＤからのＡＣ電流路を提供し、抵抗ＲＣを
流れる過渡電流全減少する。

これは、チップのＧＮＤ洪給供給ける過渡電流に対して
ＡＣ帰路全提提供る。

入力における信号が高７ベルにあるときには、トランジ
スタＴ１は、オフ・チップ回路にＤＣ電流を提供してい
る。ＴＳｌ及びＴＳ２のダイオード接合は、オフ又は非
常に低い電流レベルにあるので、回路においては何の機
能も提供しない。このＤＣ状態は、チップの１力供給に
対しては何ら過渡状態を生じない。

入力・論考が高レベルから低レベルになるときには、池
の過渡状態が存在する。ＲＴの電圧が減少するので、ド
ライバ・トランジスタＴ１のコレクタ電流は減少する。

抵抗ＲＣＣ電流る電流の減少によって、ノードＡの電位
は上昇し、ダイオードＴＳ１及びＴＳ２はオンになる。

ＴＳｌ及びＴＳ２についての順方向バイアスのダイオー
ド特性によって、抵抗ＲＣｉ流れる電流は維持される。

これＶこよって、チップのＶＣ供給及びチップのＧＮＤ
洪給供給いての電流変化は最小にされ、前に説明した分
路電流規定効果が提供される。ダイオードＴＳ１及びＴ
Ｓ２がさらに順方向にバイアスされると、容量性接合の
特性が増加して、ＶＣ供給及びＧＮＤ洪給供給方におけ
るさらに優れた過渡についてのＡＣ帰路が提供される。

これにより、ＡＣ過渡電流がチップ・レベルに限定され
るととＫｆｉす、減結合のためにモジュールのＶＣ及び
ＧＮＤの両供給配線に戻らなければならない過渡電流を
最小にできる。

第５図は、第６四の改良されていないドラ・イノ；回路
の誘導子Ｌｌｔ−流れる電流１を、第４図の改良された
ドライバ回路の誘導子Ｌｌ’（ｒ流れる電流Ｕと比較し
たグラフである。時間Ｏから時間２までは、２つの回路
の入力は、安定状態にある。夕゛イオードＴＳ１及びＴ
Ｓ２が電流を流しているので、改良された回１路（につ
いては電流か大きい。ダイオードは、順方向にバイアス
され、大きな陽極・陰極間のキャパシタンス特性を示す
。時間２で両回路（第３図及び第４図）への入力信号か
高７ベルになる。前には説明しなかったか、第６自及び
第４図の信号線ＳＬ１は、ＶＣ供給及びＧＮＤ供給の過
渡電流を増加するような容量特性を有する。時間４で、
改良されなかった回路は、基板のＶＣ供給（第６図のＶ
Ｃ）からの電流が４．４　ｍＡ（ΔＩ）変化している。

これは、チップのＶＣ供給において、Ｌｌ・ΔＩｖｃ／
ΔＴに等しい電圧変化を生じる。この変化の間に、改良
された回路は、第４図のダイオードｒＳ１及びＴＳ２の
キャパシタンスを用いて、ＧＮＤ供給からの過渡をドラ
イバ・トランジスタのコレクタに容量的に結合する。時
間４で、改良された回路は、基板のＶＣ供給（第４図の
ＶＣＢ）からの電流が２．３ｍＡ（ΔＩ）変化している
。これは、チップのＶＣ供給において、Ｌｌ・ΔＩ’　
　　／ΔＴに等しい電圧Ｃ 変化を生じる。改良された回路はより小さなΔ■を生じ
るので、チップのＶＣ供給（Ｖ　ＣＣと口承）において
は、より小さな電圧変化を生じることになる。

時間１１で、入ノＪ信号は、低い７ベルになる。

両方の回路とも、必要な電流は減少する。改良されなか
った回路について電流は、信号線ＳＬ１の容量特性のた
めに、時間１２ではＯｍＡＫなる。

第６図の抵抗ＲＴは、信号線ＳＬ１のキャパシタを放化
しなければならない。時間１４で、キャパシタは放電さ
れ、ドライバ；トランジスタＴ１はオンになる。時間１
２でのこの減少変化ΔＩは、２．３ｍＡ’″Ｃある。改
良された回路も′また、その容量特性で信号線ＳＬ１を
駆動する。この回路は、時間１２でのＶＣ供給からの電
流はより８なくてすむ。この回路はより少ない電流です
むが、′第４図のダイオードＴＳＩ及びＴＳ２は順方向
に／Ｃイアスされて、前に説明したようＶこ、ＧＮＤ供
給への過渡電流を流すことになる。この結果、１ｍＡの
より小さいΔＩｋ生じる。

さて、ドライバ全付勢しないときの回路動作について説
明する。第６図は、モジュールにマウントされた２つの
典型的なチップを示す。チップ１及びチップ２の両方と
も、名チップに入力１０１．１０２及び１０６全有する
幾つかの改良されたドライバ２０１．２０２及び２０３
が設けられている。改良されたドライバは第４図に示さ
れた型のものである。

名チップのドライバは、入力に入力変化が与えられると
きは付勢され、入力がＤＣレベルであるときはイボ勢さ
れない、部ち減勢される。

付勢時ドライバの動作については前に説明した。

減勢時のドライバは、２つの入力のうちの１つを有□し
得る。第４１菌では、前に説明したとおり、ドライバ・
トランジスタＴ１への高レベル人力によって、ノードＡ
は低レベルになる。ダイオードＴＳ１及びＴＳ２は、順
方向にバイアスされるが、はとんど電流を流さないので
、陽極・陰極間のキャパシタンスは比較的小さい。この
ような状態では、改良された回路は、付勢時のドライバ
について前に説明したことけ外には、ＶＣ供給をＧＮＤ
洪給供給結合することにはほとんど影響を与、えない。

ドライバ・トランジスタＴ１への入力が低いときは、ダ
イオード］”Ｓｌ及びＴＳ２は順方向にバイアスサれ、
陽極・陰罹間のキャパシタンスは大きい。このような状
、四では、抵抗ＲＣ並ひにダイオードＴＳ１及びＴＳ２
の直列接続では、ＶＣ供給とＧＮＤ洪給供給間の過渡に
対して低インピーダンス路を提供する。これらの回路素
子は付勢時のドライバ回路の部分ではないが、それらは
、チップのＶＣ供給からＧＮＤ供給への減結合回路網に
含まれ、チップ・レベルに過渡電流を保つのに役立って
いる。

【図面の簡単な説明】

第１図は、モジュール上の２つのチップ間における通常
のノイズ電流路を示す概略図である。′第２図（り、本
発明による、モジュール上の２つのチップ間におけるノ
イズ電流路を星す概略図である。 第６図は、通常のドライバ回路及び関係する電力供給配
線を示す概略向である。第４図は、本発明による、ドラ
イバ回路及び関係する電力供給配線を示す概略圀である
。第５図は、第６図の回路と第４崗の回路とにパルスを
印加したときの各々のドライバ恒１路に必要な基板のＶ
Ｃ供給からの電流を比較したグラフである。第６図は、
本発明による、モジュール上の２つのチップを示す概略
図である。 １１・・・・ダイオード、１２・・・・トランジスタ、
１６・・・・ドライバ、１５・・・・レシーバ。

Claims (2)

【特許請求の範囲】
1. （１）　パッケージ・インダクタンスによって生じるス
   イッチング・ノイズを減少させるために、集積回路チッ
   プのドライバ回路手段に、一方向に導通する非線型キャ
   パシタンスの回路素子を設けたことを特徴とする、集積
   回路チップ。
2. （２）前記囲路素子がダイオードである特許請求の範囲
   第（１）項記載の集積回路チップ。