JPS598375A - 縦型構造電界効果トランジスタ - Google Patents

縦型構造電界効果トランジスタ

Info

Publication number
JPS598375A
JPS598375A JP57117303A JP11730382A JPS598375A JP S598375 A JPS598375 A JP S598375A JP 57117303 A JP57117303 A JP 57117303A JP 11730382 A JP11730382 A JP 11730382A JP S598375 A JPS598375 A JP S598375A
Authority
JP
Japan
Prior art keywords
effect transistor
field effect
channel
etching
vertical structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57117303A
Other languages
English (en)
Other versions
JPH0447988B2 (ja
Inventor
Daisuke Ueda
大助 上田
Hiromitsu Takagi
弘光 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14708408&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS598375(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP57117303A priority Critical patent/JPS598375A/ja
Priority to DE3324017A priority patent/DE3324017C2/de
Publication of JPS598375A publication Critical patent/JPS598375A/ja
Publication of JPH0447988B2 publication Critical patent/JPH0447988B2/ja
Priority to US07/982,068 priority patent/US5883411A/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁ゲート電界効果トランジスタ（以下、ＭＯ
ＳＦＥＴと記す）、とりわけ大電力用の縦形ＭＯ８ＦＥ
Ｔに関する。
ＭＯＳＦＥＴは多数キャリア素子であるため、バイポー
ラ・トランジスタに比べて高速性であるなどの優れた特
長を有している。最近では電力用の分野でもＭＯＳＦＥ
Ｔの優位性が認められ、ＭＯＳＦＥＴの大電力化が盛ん
に行われている。電力用ＭＯ８ＦＥＴはオン抵抗を小さ
くするために、一般には第１図に示すような縦形構造が
用いられてきた。第１図に示したＶ字形ゲート部の作製
は、（１００）面と（１１１）面のシリコンのエツチン
グ速度の差を用いた異方性エツチング法により行われて
いる。したがって、チャネル領域は〈１１１〉面にでき
るので電子移動度が小さく、チャネル抵抗が増大し、こ
の結果オン抵抗が大きくなる。
本発明は縦形ＭＯ８Ｆ］ｉ：Ｔにおいて表面準位密度が
小さく、電子移動度の大きな（１ｏｏ）面と等価な面を
用いる新しい構造を提供するものである。すなわち、本
発明の絶縁ゲート電界効果トランジスタは、（１００）
面を有するシリコン基板の表面に、長手方向がく１０ｏ
〉方向と４♂の角度をなす矩形状の凹部が形成され、前
記矩形状の凹部の側面をなす（０１０）または（ｏｏｌ
）面をチャンネルとして用いるものである。
この構造によれば、パワーＭＯ８ＦＥＴのオン抵抗をさ
らに小さくすることができる効果がある。
以下、本発明の絶縁グニト電界効果トランジスタの詳細
について実施例を用いて説明する。
まず最初に、本発明の実施に必要な（１００）面をチャ
ネルとして用いるための技術について述べる。（１００
）面を有し、く１ｏｏ〉方向にファセットを有するシリ
コン基板上で、第２図＜ａ＞＊示すように、＜１１０＞
方向と４５°の角度をなす矩形状の四部ｐを作るように
エツチングを行う。
ただし、シリコン・エツチングは第２図０））（第２図
（ｂ）は第２図（−）の凹部ｐの拡大図である。）に示
すように、（１００）表面に対して垂直にエツチングを
行う。この時、直方体にエツチングされた側面は、第２
図（ｂ）に示すようにそれぞれ（０１０）。
（ｏｏｌ）面となシ、（１ｏｏ）面と等価な面である。
このように、シリコン基板を垂直にエツチングするには
、通常の反応性イオン・エツチング法や反応性イオン・
ビーム・エツチング法を用いる。
次に、実際にパワーＭＯ８ＦＥＴを作製する本発明の実
施例について述べる。第３図（ａ）〜（ｄ）はパワーＭ
Ｏ８ＦＥＴ作製の工程図を示したものである。まず（１
００）面を有する高濃度ｎ形基板５上に低濃度ｎ形層４
をエピタキシャル成長した基板を用いる。ｎ形層４の比
抵抗ρと厚さｔはそれぞれ１　”ｃｍ　、　１０μｍで
ある。このエピタキシャル基板に通常のイオン注入法と
熱拡散法を用いてｐ形層３（不純物濃度は５　Ｘ　１０
”ｃＦｎ−’　、　　深さは２μｍ）と高濃度ｎ形層２
（不純物濃度は１×１０２１ｃｒｎ−３，深さは０．５
　μｍ　）を形成する。
これらｐ形層３．ｎ形層２はそれぞれチャネル領域、ソ
ース領域を形成する。次に、厚さ１μｍのフィールド酸
化膜１を基板全面に成長させ、通常のフォト・リソグラ
フィ法を用いてゲート領域の酸化膜を除去する（第３図
（ａ）参照）。
次に、先に述べたようにシリコン基板を表面に対して垂
直に、かつｐ形層３を貫通するまでエツチングする（第
３図中）参照）。この時、エツチング部の底面は（１ｏ
ｏ）面で側面は、（ｏｌｏ）と（ｏｏｌ）面である。
次に、第才図（Ｃ）に示したようにゲート酸化膜１を膜
厚１０００Ａに成長させた後、表面凸部の高濃度ｎ形層
２に電極をつけるためのコンタクト窓を開孔する。
最後にアルミ等の金属電極を蒸着、エツチングして、第
３図（ｄ）に示したように、ソース電極９及びゲート電
極８を形成する。なお、ドレイン電極は高濃度ｎ形基板
６に電極形成して得る。
以上のようにして作製した本発明の絶縁ゲート電界効果
トランジスタは、チャネル部分が（１００）と等価な面
を用いるため電子移動度が大きく、オン時のチャネル抵
抗を低減することができる。この結果、同電界効果トラ
ンジスタのオン抵抗を小さくすることが可能となり、そ
の工業的価値は極めて大きい。
【図面の簡単な説明】
第１図は従来の縦形パワーＭＯ８ＦＥＴの断面図、第２
図（、）　、　（ｂ）は本発明の絶縁ゲート効果トラン
ジスタを製造する場合の電界矩形状の凹部を形成する工
程を示す図、第３図（＆）〜（ｄ）は本発明の実施例に
おける絶縁ゲート電界効果トランジスタを製造する工程
を示す図である。 １・・・・・・熱酸化膜、２・・・・・・高濃度ｎ形拡
散領域、３・・・・・・ｐ形拡散領域、４・旧・・低濃
度ｎ形エピタキシャル層、５・・・・・・高濃度ｎ形基
板、６・・川・ゲート形成領域、７・・川・ソース電極
用コンタクト窓、８・・・・・・ゲート電極、９・・・
・・・ソース電極、１０・・・・・・ドレイン電極、１
１・・・・・・ゲート酸化膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名升　
鵬 （α）　　　　　　　　　　　　（シン第３図

Claims (1)

    【特許請求の範囲】
  1. （１００）面を有するシリコン基板の表面に、長手方向
    が〈１００〉方向と４６°の角度をなす矩形状の凹部が
    形成され、前記矩形状の凹部の側面をなす（ｏｌｏ）ま
    たは（００１）面をチャンネルとして用いる絶縁ゲート
    電界効果ト・ランジスタ。
JP57117303A 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ Granted JPS598375A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57117303A JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ
DE3324017A DE3324017C2 (de) 1982-07-05 1983-07-04 Isolierschicht-Feldeffekt-Transistor
US07/982,068 US5883411A (en) 1982-07-05 1992-11-23 Vertical insulated gate FET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117303A JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS598375A true JPS598375A (ja) 1984-01-17
JPH0447988B2 JPH0447988B2 (ja) 1992-08-05

Family

ID=14708408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117303A Granted JPS598375A (ja) 1982-07-05 1982-07-05 縦型構造電界効果トランジスタ

Country Status (3)

Country Link
US (1) US5883411A (ja)
JP (1) JPS598375A (ja)
DE (1) DE3324017C2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199666A (ja) * 1985-03-01 1986-09-04 Hitachi Cable Ltd 電界効果トランジスタ
JPS62115775A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
WO1993003502A1 (fr) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Procede de fabrication de transistors a effet de champ mos de type vertical
EP0658927A1 (de) * 1993-12-15 1995-06-21 Robert Bosch Gmbh Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003069017A (ja) * 2001-08-30 2003-03-07 Shindengen Electric Mfg Co Ltd トランジスタ、ダイオード
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
JP2006093430A (ja) * 2004-09-24 2006-04-06 Nec Electronics Corp 半導体装置
JP2012069960A (ja) * 2011-10-17 2012-04-05 Shindengen Electric Mfg Co Ltd エピタキシャルシリコン成長方法
JP2013077854A (ja) * 2003-01-16 2013-04-25 Fuji Electric Co Ltd 半導体素子

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
KR100304716B1 (ko) * 1997-09-10 2001-11-02 김덕중 모스컨트롤다이오드및그제조방법
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE60038605T2 (de) 1999-11-11 2009-05-28 Nxp B.V. Halbleiteranordnung mit einem feldeffekttransistor und verfahren zur herstellung
JP4363736B2 (ja) * 2000-03-01 2009-11-11 新電元工業株式会社 トランジスタ及びその製造方法
DE10153315B4 (de) * 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
EP2259325B1 (en) * 2002-02-20 2013-12-25 Shindengen Electric Manufacturing Co., Ltd. Transistor device
US6920267B2 (en) * 2002-05-13 2005-07-19 Alps Electric Co., Ltd Optical coupling device and manufacturing method thereof
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP3971670B2 (ja) * 2002-06-28 2007-09-05 新電元工業株式会社 半導体装置
JP4754353B2 (ja) * 2003-12-22 2011-08-24 パナソニック株式会社 縦型トレンチゲート半導体装置およびその製造方法
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
WO2014059080A1 (en) 2012-10-12 2014-04-17 Texas State University-San Marcos A vertically movable gate field effect transistor (vmgfet) on a silicon-on-insulator (soi) wafer and method of forming a vmgfet
US8912066B2 (en) 2013-03-15 2014-12-16 Globalfoundries Singapore Pte. Ltd. Lateral double-diffused high voltage device
CN108122969A (zh) * 2017-12-18 2018-06-05 广东美的制冷设备有限公司 绝缘栅双极晶体管、ipm模块及空调器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1248051A (en) * 1968-03-01 1971-09-29 Post Office Method of making insulated gate field effect transistors
US3785886A (en) * 1971-02-22 1974-01-15 Ibm Semiconductor device fabrication utilizing <100> oriented substrate material
US4243997A (en) * 1976-03-25 1981-01-06 Tokyo Shibaura Electric Co., Ltd. Semiconductor device
US4070690A (en) * 1976-08-17 1978-01-24 Westinghouse Electric Corporation VMOS transistor
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates
NL7905402A (nl) * 1978-10-05 1980-04-09 American Micro Syst U-mos halfgeleiderinrichting.
US4374455A (en) * 1979-10-30 1983-02-22 Rca Corporation Method for manufacturing a vertical, grooved MOSFET
US4577208A (en) * 1982-09-23 1986-03-18 Eaton Corporation Bidirectional power FET with integral avalanche protection

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199666A (ja) * 1985-03-01 1986-09-04 Hitachi Cable Ltd 電界効果トランジスタ
JPS62115775A (ja) * 1985-11-15 1987-05-27 Nec Corp 半導体装置
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US5460985A (en) * 1991-07-26 1995-10-24 Ipics Corporation Production method of a verticle type MOSFET
EP0550770B1 (en) * 1991-07-26 1997-11-12 Denso Corporation Method of producing vertical mosfets
US6015737A (en) * 1991-07-26 2000-01-18 Denso Corporation Production method of a vertical type MOSFET
WO1993003502A1 (fr) * 1991-07-26 1993-02-18 Nippondenso Co., Ltd. Procede de fabrication de transistors a effet de champ mos de type vertical
EP0658927A1 (de) * 1993-12-15 1995-06-21 Robert Bosch Gmbh Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003069017A (ja) * 2001-08-30 2003-03-07 Shindengen Electric Mfg Co Ltd トランジスタ、ダイオード
JP2013077854A (ja) * 2003-01-16 2013-04-25 Fuji Electric Co Ltd 半導体素子
JP2013102213A (ja) * 2003-01-16 2013-05-23 Fuji Electric Co Ltd 半導体素子
JP2006093430A (ja) * 2004-09-24 2006-04-06 Nec Electronics Corp 半導体装置
JP2012069960A (ja) * 2011-10-17 2012-04-05 Shindengen Electric Mfg Co Ltd エピタキシャルシリコン成長方法

Also Published As

Publication number Publication date
DE3324017C2 (de) 1986-07-17
JPH0447988B2 (ja) 1992-08-05
DE3324017A1 (de) 1984-01-05
US5883411A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPS598375A (ja) 縦型構造電界効果トランジスタ
JP3206727B2 (ja) 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP2812832B2 (ja) 半導体多結晶ダイヤモンド電子デバイス及びその製造方法
JP3146694B2 (ja) 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5976936A (en) Silicon carbide semiconductor device
JP3216804B2 (ja) 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
US5723376A (en) Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP4929579B2 (ja) 半導体装置の製造方法
JPH0744272B2 (ja) トランジスタ製造方法
JP3259485B2 (ja) 炭化けい素たて型ｍｏｓｆｅｔ
JPH10308512A (ja) 炭化珪素半導体装置
JP3531291B2 (ja) 炭化珪素半導体装置の製造方法
JP4635470B2 (ja) 炭化珪素半導体装置およびその製造方法
JPH03501670A (ja) 炭化珪素製ｍｏｓｆｅｔ
JPS598374A (ja) 縦型構造電界効果トランジスタの製造方法
JP3415340B2 (ja) 炭化珪素半導体装置
JPH1074939A (ja) パワーｍｏｓｆｅｔ
JPS61199666A (ja) 電界効果トランジスタ
JPS62248256A (ja) 半導体装置
JPS58165380A (ja) 高耐圧半導体装置
JP3521628B2 (ja) 半導体装置
JP3638189B2 (ja) 電界効果トランジスタの製造方法
JPH1051010A (ja) 半導体装置の製造方法
JPH04114476A (ja) 半導体装置及びその製造方法
JP3494063B2 (ja) 半導体装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term