JPS598426A - 波形異常検出器 - Google Patents
波形異常検出器Info
- Publication number
- JPS598426A JPS598426A JP11688082A JP11688082A JPS598426A JP S598426 A JPS598426 A JP S598426A JP 11688082 A JP11688082 A JP 11688082A JP 11688082 A JP11688082 A JP 11688082A JP S598426 A JPS598426 A JP S598426A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- register
- waveform
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス幅変調波形を出力波形とする機器の出力
パルス幅の異常を検出する波形異常検出器に関するもの
で、パルス列中におけるノ（ルス欠落および波形異常を
高精度かつ速やかに検出することのできる検出器を提供
することにある。
パルス幅の異常を検出する波形異常検出器に関するもの
で、パルス列中におけるノ（ルス欠落および波形異常を
高精度かつ速やかに検出することのできる検出器を提供
することにある。
近年とみに多くなってきたパルス幅変調出方波形を出力
とする機器におい−で、その波形異常検出器として高精
度かつ高安定なものが必要となってきつつある。
とする機器におい−で、その波形異常検出器として高精
度かつ高安定なものが必要となってきつつある。
第１図は従来の波形異常検出器の構成を示す図で、第２
図は第１図の各部動作を説明するための動作波形図であ
る０図において１は積分器、２はパルスエツジ検出器、
３．３’は比較器、 ４’、４’は設定器、５は論理和
回路（ＯＲ回路）であり、第１図に示す各部（イ）〜ｆ
ＰＪの動作状態を第２図（イ）〜（イ）に対応して示し
である。従来の検出方式としては第１図の構成図ならび
に第２図の動作波形図に示すように、第２図（イ）に示
す検出パルスを入力とする積分器ｌを設け、パルスの始
まりと同時に積分動作を開始し、パルスエツジ検出器２
にて第２図（羽に示されるような検出パルスのエツジを
検出し、コノ検出信号にて比較器３および３′に比較指
令として与えると共に積分器ｌの動作を停止、リセット
し、次の検出パルスに備えるようにした方式が提案され
ている。
図は第１図の各部動作を説明するための動作波形図であ
る０図において１は積分器、２はパルスエツジ検出器、
３．３’は比較器、 ４’、４’は設定器、５は論理和
回路（ＯＲ回路）であり、第１図に示す各部（イ）〜ｆ
ＰＪの動作状態を第２図（イ）〜（イ）に対応して示し
である。従来の検出方式としては第１図の構成図ならび
に第２図の動作波形図に示すように、第２図（イ）に示
す検出パルスを入力とする積分器ｌを設け、パルスの始
まりと同時に積分動作を開始し、パルスエツジ検出器２
にて第２図（羽に示されるような検出パルスのエツジを
検出し、コノ検出信号にて比較器３および３′に比較指
令として与えると共に積分器ｌの動作を停止、リセット
し、次の検出パルスに備えるようにした方式が提案され
ている。
この方式の動作は第２図に）に示す積分器ｌの出力が、
第２図（ホ）に示すパルスエツジ検出器２の出力信号発
生時点にて比較器３．３′にて比較される。
第２図（ホ）に示すパルスエツジ検出器２の出力信号発
生時点にて比較器３．３′にて比較される。
いま第２図（イ）に示す検出入力の幅が長くなった場合
には、第２図に）に示す積分器１の出方波形が１点鎖線
に示すようになり、第２図（（１）、（へ）ならびに（
ト）に示すようにパルスエツジ検出器２、比較器３、論
理和回路５が動作（Ａ点）する。また逆に第２図（イ）
に示す検出入力の幅が短くなった場合には、第２図に）
に示す積分器１の出方波形が破線に示すようになり、第
２図（（ホ）ｌ（ト）ならびに（−Ｔ’）に示すように
パルスエツジ検出器２、比較器３′、論理和回路５が動
作（Ｂ点）する。
には、第２図に）に示す積分器１の出方波形が１点鎖線
に示すようになり、第２図（（１）、（へ）ならびに（
ト）に示すようにパルスエツジ検出器２、比較器３、論
理和回路５が動作（Ａ点）する。また逆に第２図（イ）
に示す検出入力の幅が短くなった場合には、第２図に）
に示す積分器１の出方波形が破線に示すようになり、第
２図（（ホ）ｌ（ト）ならびに（−Ｔ’）に示すように
パルスエツジ検出器２、比較器３′、論理和回路５が動
作（Ｂ点）する。
このようにして、第２図（イ）に示す検出入力の幅が長
くなっても短かくなっても論理和回路５より異常検出信
号を取り出すようにしているものである。
くなっても短かくなっても論理和回路５より異常検出信
号を取り出すようにしているものである。
この種の波形異常検出ではパルスの欠落は検出すること
ができず、また検出回路に積分回路等のアナログ要素を
用いるため、温度ドリフト等にょる精度の低下は否めず
、微妙な調整が必要となる。
ができず、また検出回路に積分回路等のアナログ要素を
用いるため、温度ドリフト等にょる精度の低下は否めず
、微妙な調整が必要となる。
また、検出パルスが高い周波数になればなるほど性能の
高い積分器を使用しなければならないという不具合点が
あり、検出器として精度および安定性においても欠ける
面があった。
高い積分器を使用しなければならないという不具合点が
あり、検出器として精度および安定性においても欠ける
面があった。
本発明はかかる不具合点に鑑み、これを解消し高精度か
つ安定な波形異常検出をなし得るようにしたものである
。
つ安定な波形異常検出をなし得るようにしたものである
。
以下、本発明を実施例図面にもとづいて説明する。第３
図は本発明の基本的な構成を示す図で、ｌＯは所定の周
波数にて発振する発振器、１１は発振器ｌＯの出力パル
スにて検出信号を記録するレジスタ、１２．１２’は排
他的論理和回路（ＢＸ−ＯＲ回路）１３はカウンタ、１
４は設定回路である。図において、被検出信号は発振器
ｌＯよりの出力パルスと共にレジスタ１１に加えられる
。レジスタ１１の１つの出力（Ｑｓ小出力は被検出信号
と共に排他的論理和回路１２に加えられる。このレジス
タ１１のＱ！出力は、もう１つのレジスタ１１の出力（
Ｑ！出力）と共に、排他的論理和回路１２’に加えられ
る。カラｙり１３は発振器ｌＯよりの出力信号をクロッ
クパルスとするカウンタで、前記排他的論理和回路１２
および１２’の出力が、それぞれ該カウンタ１３のリセ
ットおよびプリセット信号として印加され、排他的論理
和回路１２’の信号により設定回路１４の値がプリセッ
トされるカウンタ動作を行うもので構成される。
図は本発明の基本的な構成を示す図で、ｌＯは所定の周
波数にて発振する発振器、１１は発振器ｌＯの出力パル
スにて検出信号を記録するレジスタ、１２．１２’は排
他的論理和回路（ＢＸ−ＯＲ回路）１３はカウンタ、１
４は設定回路である。図において、被検出信号は発振器
ｌＯよりの出力パルスと共にレジスタ１１に加えられる
。レジスタ１１の１つの出力（Ｑｓ小出力は被検出信号
と共に排他的論理和回路１２に加えられる。このレジス
タ１１のＱ！出力は、もう１つのレジスタ１１の出力（
Ｑ！出力）と共に、排他的論理和回路１２’に加えられ
る。カラｙり１３は発振器ｌＯよりの出力信号をクロッ
クパルスとするカウンタで、前記排他的論理和回路１２
および１２’の出力が、それぞれ該カウンタ１３のリセ
ットおよびプリセット信号として印加され、排他的論理
和回路１２’の信号により設定回路１４の値がプリセッ
トされるカウンタ動作を行うもので構成される。
以上の基本的な構成の詳細な動作を第３図の構成図なら
びに第４図、第５図の動作波形図を用いて説明する。第
４図、第５図は第３図の各部動作を説明するための動作
波形図で、第３図に示す各部（イ）〜（ホ）ならびに（
ト）の動作状態を第４図、第５図（イ）〜（ホ）ならび
に（ト）に対応して示しである。
びに第４図、第５図の動作波形図を用いて説明する。第
４図、第５図は第３図の各部動作を説明するための動作
波形図で、第３図に示す各部（イ）〜（ホ）ならびに（
ト）の動作状態を第４図、第５図（イ）〜（ホ）ならび
に（ト）に対応して示しである。
まず第３図、第４図によって説明すると、第４図（イ）
に示す検出パルスの入力および第４図（ロ）に示す発振
器ｌＯの出力が、それぞれレジスタ１１のデータ入力端
子りおよびクロック入力端子Ｃにデータ入力およびりμ
ツク入力として加えられると、レジスタ１１の出力端子
Ｑ１より第４図（ハ）に示すＱ１出力を、出力端子Ｑｚ
より前記第４図（ハ）のＱ１出力より更に発振器１０の
出力周期の遅れをもった波形のＱ２出力を、それぞれ出
力する。排他的論理和回路１２で検出入力波形（第４図
（イ））とレジスタ１１のＱ１出力の論理をとり、排他
的論理和回路１２’でレジスタ１１のＱ１出力とＱ！出
力の論理をとり、それぞれカウンタ１３のリセット端子
Ｒならびにプリセット端子ｐｇに、リセット信号（第４
図に））とプリセット信号（第４図（ホ））として印加
する。
に示す検出パルスの入力および第４図（ロ）に示す発振
器ｌＯの出力が、それぞれレジスタ１１のデータ入力端
子りおよびクロック入力端子Ｃにデータ入力およびりμ
ツク入力として加えられると、レジスタ１１の出力端子
Ｑ１より第４図（ハ）に示すＱ１出力を、出力端子Ｑｚ
より前記第４図（ハ）のＱ１出力より更に発振器１０の
出力周期の遅れをもった波形のＱ２出力を、それぞれ出
力する。排他的論理和回路１２で検出入力波形（第４図
（イ））とレジスタ１１のＱ１出力の論理をとり、排他
的論理和回路１２’でレジスタ１１のＱ１出力とＱ！出
力の論理をとり、それぞれカウンタ１３のリセット端子
Ｒならびにプリセット端子ｐｇに、リセット信号（第４
図に））とプリセット信号（第４図（ホ））として印加
する。
カウンタ１３は、そのリセット端子几およびプリセット
端子ＰＲに信号が印加されていない時に、端子ｃｐに入
力されるパルスをカウントする。またリセット端子几に
信号が加えられると無条件でカウント内容は零となり、
プリセット端子ＰＢに信号が加えられると端子Ｐに与え
られる設定回路１４の信号を無条件でカウンタ１３内に
プリセットする。カウンタ１３の出力端子ＣＯは、カウ
ント内容がオー／＜−フローすると信号（波形異常信号
）を出力するもので、Ｎビットのカウンタであれば２個
のパルスをカウントした時に出力信号を発する。第４図
（へ）はそのカウンタ１３のカウント量の動作状態を示
している。
端子ＰＲに信号が印加されていない時に、端子ｃｐに入
力されるパルスをカウントする。またリセット端子几に
信号が加えられると無条件でカウント内容は零となり、
プリセット端子ＰＢに信号が加えられると端子Ｐに与え
られる設定回路１４の信号を無条件でカウンタ１３内に
プリセットする。カウンタ１３の出力端子ＣＯは、カウ
ント内容がオー／＜−フローすると信号（波形異常信号
）を出力するもので、Ｎビットのカウンタであれば２個
のパルスをカウントした時に出力信号を発する。第４図
（へ）はそのカウンタ１３のカウント量の動作状態を示
している。
しかして検出入力の周波数をＦ１発振器ＩＯの周波数を
！、カウンタ１３のビット数をＮ１設定回路１４による
プリセット数をｎ１異常検出しようとするパルス幅と等
価な発損器ｌＯのパルス数をｎ′とする己、 なる関係が成り立つ。
！、カウンタ１３のビット数をＮ１設定回路１４による
プリセット数をｎ１異常検出しようとするパルス幅と等
価な発損器ｌＯのパルス数をｎ′とする己、 なる関係が成り立つ。
ここで被検出パルス波形が正常であれば、もしくは設定
回路１４で設定される値の幅以内の変化であればカウン
タ１３はオーバーフローせず、従ってＣＯ端子より信号
（波形異常信号）は出力しない。
回路１４で設定される値の幅以内の変化であればカウン
タ１３はオーバーフローせず、従ってＣＯ端子より信号
（波形異常信号）は出力しない。
第５図は設定回路１４で設定された値以上に検出入力が
変化した場合の各部の動作状態を第５図（イ）〜（））
に示すもので、このときのカウンタ１３のＣＯ小出力第
５図（ト））を異常検出信号とすれば良い。
変化した場合の各部の動作状態を第５図（イ）〜（））
に示すもので、このときのカウンタ１３のＣＯ小出力第
５図（ト））を異常検出信号とすれば良い。
かかる方式によれば、非常に簡単な回路構成でパルス波
形欠落を含む異常検出が可能で、従来方式に比しデジタ
ル方式で行うため、その精度および安定度は格段に向上
する。
形欠落を含む異常検出が可能で、従来方式に比しデジタ
ル方式で行うため、その精度および安定度は格段に向上
する。
第６図は本発明の他の実施例を示す構成図で、図中第３
図と同じ番号のものは同じ機能を有するものを示してい
る。第３図と重複する説明は略省するが第６図の構成図
においては、レジスタ１１には出力端子Ｑｓ、Ｑ意の他
にさらにもう１つの出力端子Ｑ３が設けられている。ま
た排他的論理和回路１２゜１２’の他にさら（こ１つの
排他的論理和回路１ｒが設けられており、レジスタ１１
のＱ２出力とＱ３出力がその排他的論理和回路１２’に
加えられる。１５は設定回路、１６はデジタルコンパレ
ータ、１７は論理回路（ＯＲ回路）を表わしている。第
６図での排他的論理和回路１２の出力はデジタル方式ノ
（レータ１６に与えられている。また排他的論理和回路
１２′および１２′の出力が、それぞれカウンタ１３の
リセット端子几、プリセット端子ＰＥに、リセット信号
とプリセット信号として印加されている。
図と同じ番号のものは同じ機能を有するものを示してい
る。第３図と重複する説明は略省するが第６図の構成図
においては、レジスタ１１には出力端子Ｑｓ、Ｑ意の他
にさらにもう１つの出力端子Ｑ３が設けられている。ま
た排他的論理和回路１２゜１２’の他にさら（こ１つの
排他的論理和回路１ｒが設けられており、レジスタ１１
のＱ２出力とＱ３出力がその排他的論理和回路１２’に
加えられる。１５は設定回路、１６はデジタルコンパレ
ータ、１７は論理回路（ＯＲ回路）を表わしている。第
６図での排他的論理和回路１２の出力はデジタル方式ノ
（レータ１６に与えられている。また排他的論理和回路
１２′および１２′の出力が、それぞれカウンタ１３の
リセット端子几、プリセット端子ＰＥに、リセット信号
とプリセット信号として印加されている。
動作波形図で、第６図に示す各部（イ）〜■の動作状（
９） 態を第７図（イ）〜（男、第８図（イ）〜崎に対応して
示しである。第７図の各部動作状態図は前記第４図と同
様のものであるから説明は省略する。第８図は設定回路
で設定された値以上に検出入力が変化した場合の動作状
態であり、第８図（へ）に示される排他的論理和回路１
２の出力はデジタルコンパレータ１６の比較指令信号と
して与えられている時のみデジタルコンパレータ１６は
比較動作を行うものであるので、この時、カウンタ１３
カウント出力Ｑｓ−Ｑｎの値が設定回路１５にて与えら
れるデジタル量より小さい場合には、第８図（ヌ）に示
すようにデジタルコンパレータ１６は異常検出信号を出
力することとなる。第６図の論理和回路１７は第３図〜
第５図で説明した動作によるカウンタ１３のＣＯ小出力
前記デジタルコンパレータ１６の出力論理和をとり、そ
の出力として異常検出信号を出力するものである。
９） 態を第７図（イ）〜（男、第８図（イ）〜崎に対応して
示しである。第７図の各部動作状態図は前記第４図と同
様のものであるから説明は省略する。第８図は設定回路
で設定された値以上に検出入力が変化した場合の動作状
態であり、第８図（へ）に示される排他的論理和回路１
２の出力はデジタルコンパレータ１６の比較指令信号と
して与えられている時のみデジタルコンパレータ１６は
比較動作を行うものであるので、この時、カウンタ１３
カウント出力Ｑｓ−Ｑｎの値が設定回路１５にて与えら
れるデジタル量より小さい場合には、第８図（ヌ）に示
すようにデジタルコンパレータ１６は異常検出信号を出
力することとなる。第６図の論理和回路１７は第３図〜
第５図で説明した動作によるカウンタ１３のＣＯ小出力
前記デジタルコンパレータ１６の出力論理和をとり、そ
の出力として異常検出信号を出力するものである。
このように本発明によれば、パルス列中の１パルス欠落
はもちろんのこと、パルス波形の異常を高精度かつ高安
定に検出することが可能であり。
はもちろんのこと、パルス波形の異常を高精度かつ高安
定に検出することが可能であり。
非常に良好なる検出器の実現が可能であり、基準信号波
形のモニター、パルス幅制御機器の異常検出器等その適
用範囲は広く、工業的価値は非常に犬なるものである。
形のモニター、パルス幅制御機器の異常検出器等その適
用範囲は広く、工業的価値は非常に犬なるものである。
第１図は従来の波形異常検出器を示す構成図、第２図は
第１図の各部動作波形図、第３図は本発明の一実施例を
示す構成図、第４図、第５図は第３図の各部動作波形図
、第６図は本発明の他の実施例を示す構成図、第７図、
第８図は第６図の各部動作波形図である。 １・・・・−・積分器％２・・・・・パルスエツジ検出
ｅ、３゜３′・・・・・・比較器、４．４’・・・・・
・設定器、５，１７ ・・・・・・論理和回路、１０・
・・・・・発振器、１１・・・・・・レジスタ、 ｔ２
，１２’。 １２’・・・・・・排他的論理和回路、１３・・・・・
・カウンタ、１４゜１５・・・・・・設定回路、１６・
・・・・デジタルコンパレータ。 特許出願人 東洋電機製造株式会社 代表者 土 井 厚
第１図の各部動作波形図、第３図は本発明の一実施例を
示す構成図、第４図、第５図は第３図の各部動作波形図
、第６図は本発明の他の実施例を示す構成図、第７図、
第８図は第６図の各部動作波形図である。 １・・・・−・積分器％２・・・・・パルスエツジ検出
ｅ、３゜３′・・・・・・比較器、４．４’・・・・・
・設定器、５，１７ ・・・・・・論理和回路、１０・
・・・・・発振器、１１・・・・・・レジスタ、 ｔ２
，１２’。 １２’・・・・・・排他的論理和回路、１３・・・・・
・カウンタ、１４゜１５・・・・・・設定回路、１６・
・・・・デジタルコンパレータ。 特許出願人 東洋電機製造株式会社 代表者 土 井 厚
Claims (1)
- 【特許請求の範囲】 １、 パルス幅変調波形を出力波形とする機器の出力パ
ルス幅の異常を検出する波形異常検出器において、所定
の周波数にて発振する発振器と、該発振器の出力パルス
にて検出信号を記録するレジスタと、核レジスタの第１
の所定出力と前記検出信号との排他的論理和信号をリセ
ット信号とし、かつ前記レジスタの第１の所定出力と第
２の所定出力との排他的論和信号をプリセット信号とし
、前記発振器の出力パルスにてカウント動作するカウン
タを備え、第１の設定回路出力によってプリセットされ
る値に応動し、パルス欠落ならびに波形異常時に前記カ
ウンタの所定の出力端子からの出力信号を異常検出信号
として取出すように構成したことを特徴とする波形異常
検出器。 ２ パルス幅変調波形を出力波形とする機器の出力パル
ス幅の異常を検出する波形異常検出器において、所定の
周波数にて発振する発振器と、該発振器の出力パルスに
て検出信号を記録するレジスタと、該レジスタの第１の
所定出力と第２の所定出力との排他的論理和信号をリセ
ット信号とし、かつ前記レジスタの第２の所定出力と第
３の所定出力との排他的論理和信号をプリセット信号と
し、前記発振器の出力パルスにてカウント動作するカウ
ンタを備え、前記レジスタの第１の所定出力と前記検出
信号との排他的論理和信号にて第２の設定回路出力と前
記カウンタのカウント内容を比較し、検出入力波形の周
波数が高くなったとき検出動作し、前記カウンタの所定
出力信号との論理和を異常検出信号として取出すように
構成したことを特徴とする波形異常検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688082A JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11688082A JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS598426A true JPS598426A (ja) | 1984-01-17 |
| JPH0226810B2 JPH0226810B2 (ja) | 1990-06-13 |
Family
ID=14697919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11688082A Granted JPS598426A (ja) | 1982-07-07 | 1982-07-07 | 波形異常検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598426A (ja) |
-
1982
- 1982-07-07 JP JP11688082A patent/JPS598426A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226810B2 (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE451926B (sv) | Signalvagsstyrkrets | |
| US4400664A (en) | Digital phase detector | |
| FI105501B (fi) | Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri | |
| US6545621B1 (en) | Digitally programmable pulse-width modulation (PWM) converter | |
| US6229864B1 (en) | Phase locked loop lock condition detector | |
| JPS598426A (ja) | 波形異常検出器 | |
| JP2600598B2 (ja) | パルス幅判別回路 | |
| KR100192775B1 (ko) | 클럭의 유무 판별 장치 | |
| US5610541A (en) | Reset signal generation method and apparatus for use with a microcomputer | |
| JPH03267833A (ja) | クロック断検出回路 | |
| JPH0918306A (ja) | クロック異常検出回路 | |
| JP2687349B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3092729B2 (ja) | ロジックアナライザ | |
| US7173493B1 (en) | Range controller circuit and method | |
| JP2580824B2 (ja) | クロック障害検出回路 | |
| JPH0121436Y2 (ja) | ||
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH04285422A (ja) | 過電圧検出回路 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| JPH02196523A (ja) | Δς変調形ａ／ｄ変換器の試験回路 | |
| JPH0351712Y2 (ja) | ||
| JPH10240374A (ja) | クロック異常検出回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS5910584Y2 (ja) | 被写界輝度検出装置 | |
| JPH01212368A (ja) | パルス幅計測回路 |