JPS5986092A - Driving of liquid crystal electrooptic apparatus - Google Patents
Driving of liquid crystal electrooptic apparatusInfo
- Publication number
- JPS5986092A JPS5986092A JP19577382A JP19577382A JPS5986092A JP S5986092 A JPS5986092 A JP S5986092A JP 19577382 A JP19577382 A JP 19577382A JP 19577382 A JP19577382 A JP 19577382A JP S5986092 A JPS5986092 A JP S5986092A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- driving
- period
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 4
- 102100030551 Protein MEMO1 Human genes 0.000 description 2
- 101710176845 Protein MEMO1 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241000792276 Drino Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は非線型電圧−電流特性(V−工時性)を有する
非線型素子によって駆動性能を向上させた液晶電気光学
装置の駆動法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for driving a liquid crystal electro-optical device in which driving performance is improved by a nonlinear element having nonlinear voltage-current characteristics (V-processability).
非線型素子(バリスタ、ダイオード、金属−絶縁体一金
属緊子(以後M工M素子と略称する)、放電管等)と液
晶電気光学装置を組み合わせることによって従来より多
桁の駆動が実現されることが知られている。これによっ
て多量の情報を表示できる液晶表示装置や、より細密な
パターンを可能とする光スィッチ等が実現される。By combining nonlinear elements (varistors, diodes, metal-insulator-metal braces (hereinafter abbreviated as M-devices), discharge tubes, etc.) and liquid crystal electro-optical devices, multi-digit driving is realized compared to conventional devices. It is known. This makes it possible to realize liquid crystal display devices that can display a large amount of information, optical switches that can display finer patterns, and the like.
第1図は非線型素子による液晶電気光学装置の動作をf
6j単に説明するための1画素分の等価回路である。液
晶層の等価容量QLOと等価抵抗RLOが非線型素子の
等価抵抗RNL に接続されている。RNL、 は
第2図に示すオームの法則に従わない非線型性を有して
おり、電圧が高い時に低抵抗RNLON低い時には高抵
抗RNLOFFをとる。第1図の等価回路の両端に電圧
Eが印加されると、非線型素子の等価抵抗はRNI、O
NとなりC! I、 0 が充電される。次に電圧E
を低下さぜE−△Eとすると、非線型素子はRNLOF
F となりOf、0 は放電を開始する。RN L
OF F ):) RL O>> RN s、 ON
とすると、この充放電の時定数τは、それぞれRNL
ONOOLOとRLO・OLOである。第3図はこの時
の液晶層にかかる電圧波形を示したものである。つまり
、非常に短い書き込み時間twでOLOは充電され、そ
うして上昇した電圧VLOは十分長い時間(ttx、o
・OLO友数m5ec〜数10m5■) t kだけ保
持される。その結果、書き込み時間twにおりる印加電
圧が実効値を決定し、通常の液晶′屯気光学装筋′より
もONとOB’ Fの実効値比が大きく得られる。こう
した動作によって、数百桁もの多桁駆動が実現されてい
る。Figure 1 shows the operation of a liquid crystal electro-optical device using nonlinear elements.
6j This is an equivalent circuit for one pixel for simple explanation. The equivalent capacitance QLO and equivalent resistance RLO of the liquid crystal layer are connected to the equivalent resistance RNL of the nonlinear element. RNL has nonlinearity that does not follow Ohm's law as shown in FIG. 2, and has a low resistance RNLON when the voltage is high and a high resistance RNLOFF when the voltage is low. When a voltage E is applied across the equivalent circuit in Figure 1, the equivalent resistance of the nonlinear element is RNI, O
N becomes C! I, 0 is charged. Next, the voltage E
Let E−△E be the drop, then the nonlinear element is RNLOF
F and Of,0 starts discharging. RN L
OF F):) RL O>> RN s, ON
Then, the charging/discharging time constant τ is RNL
They are ONOOLO and RLO/OLO. FIG. 3 shows the voltage waveform applied to the liquid crystal layer at this time. In other words, OLO is charged in a very short write time tw, and the increased voltage VLO is maintained for a sufficiently long time (ttx, o
・OLO friend number m5ec~several 10m5■) Only t k is retained. As a result, the applied voltage during the writing time tw determines the effective value, and a larger effective value ratio between ON and OB'F can be obtained than in a normal liquid crystal ``optical device''. Through such operations, multi-digit driving of several hundred digits is realized.
このように多大な利点を有する電気光学装置であるが、
一般に行なわれている2フレ一ム交流方式(フレーム周
期t、p)の電圧平均化法(第4図)で駆動を行なうと
、同一データ電極上の他画素の影響によって液晶層にか
かる実効電圧が変化してしまうという問題が生じる。こ
れは第6図における保持期間tk時の印加電圧に、VL
Oの放電曲線が依存するためである。第4図で、Tm(
タイミング) −D n (データ)で与えられる印加
電圧は同一データ電極上の他画素の表示パターンにより
、保持期間中様々に変わり、それに伴い液晶層にかかる
電圧VLOが袈わる。第4図(a)は最もVr、0の実
効電圧が小さい場合、(h)は最も大きい場合、(C)
は一般的な表示パターンの一例を示している。このよう
に、表示パターンニよって液晶にかかる実効電圧が変化
すると、表示ノ\う9ハーフトーンという表示品位の低
下が生じてしまう。Although electro-optical devices have such great advantages,
When driving is performed using the voltage averaging method (Fig. 4) of the commonly used two-frame AC system (frame period t, p), the effective voltage applied to the liquid crystal layer due to the influence of other pixels on the same data electrode. A problem arises in that the changes occur. This corresponds to the applied voltage during the holding period tk in FIG.
This is because the discharge curve of O depends. In Figure 4, Tm (
Timing) The applied voltage given by -D n (data) changes variously during the holding period depending on the display pattern of other pixels on the same data electrode, and accordingly the voltage VLO applied to the liquid crystal layer is exceeded. Figure 4 (a) shows the case where the effective voltage of Vr, 0 is the smallest, (h) shows the case where it is the largest, and (C)
shows an example of a general display pattern. As described above, when the effective voltage applied to the liquid crystal changes depending on the display pattern, the display quality deteriorates by 9 halftones.
本発明はこのような欠点を除去したもので、その目的は
、駆動波形内に、動作には不要な期間、休止期間を設け
、表示パターンによって生じるハーフトーン、表示ムラ
を減少させる駆動法をJノ+!供するものである。The present invention eliminates such drawbacks, and its purpose is to provide a driving method in which unnecessary periods for operation and rest periods are provided in the driving waveform to reduce halftones and display unevenness caused by display patterns. No+! This is what we provide.
以下、図面を参照しながら本発明を詳説する。Hereinafter, the present invention will be explained in detail with reference to the drawings.
第5図は本発明による休止期間の設置による駆動波形の
1例である。表示パターンシ」、第4図と同じく、(σ
〕が最小実効値、(h)がM大実効値、(C)が一般的
な表示パターンの場合である。FIG. 5 is an example of a drive waveform obtained by setting a pause period according to the present invention. "Display pattern", as in Figure 4, (σ
] is the minimum effective value, (h) is the M large effective value, and (C) is the general display pattern.
第4図と異なっているのは、フレーム周期t F 内に
、休止期間trを2カ所、フレームの最初と最後に設け
であることである。なお、この休止期間の電圧レベルは
、第5図の場合、データ信号を選択レベル(ONレベル
)、タイミンク信号をデータ信号の選択レベルに設置し
、したがってtIで画素(rlL、TL)に印加される
電圧T −−Dルは0■となっている。The difference from FIG. 4 is that two rest periods tr are provided within the frame period t F , at the beginning and end of the frame. In the case of FIG. 5, the voltage level during this pause period is such that the data signal is set at the selection level (ON level) and the timing signal is set at the selection level of the data signal, so that the voltage level is applied to the pixel (rlL, TL) at tI. The voltage T--D is 0.
また休止期間tIをフレーム周期tF内に設置すたこと
によって、書き込み時間twが tF に減少する
。twの減少は、第3図に示すようにQ L Oへの充
電を抑える方向に働くが、非線型素子のスイッチング比
、RNLOFF/RNLON が大きければ、極めて
短い書き込み時間twでも十分CLOへ充電が行なうこ
とができるので、非常に多桁(i4桁以上)のマルチプ
レックス駆動以外は、実用上問題とならない。Further, by setting the pause period tI within the frame period tF, the writing time tw is reduced to tF. As shown in Fig. 3, a decrease in tw works to suppress charging to QLO, but if the switching ratio of the nonlinear element, RNLOFF/RNLON, is large, even an extremely short write time tw can sufficiently charge CLO. Therefore, there is no problem in practical use except for multiplex driving with a very large number of digits (i4 digits or more).
次に休止期間を除いた残りのフレーム周期を人について
説明する。第4図と第5図を比較する。Next, the remaining frame period excluding the pause period will be explained for humans. Compare Figures 4 and 5.
第5図のtA内の電圧波形を休止期間tIを除し)で接
続すると、第4図の電圧波形を時間軸方向に押し縮めた
波形と一致していることがわかる。つまり、休止期間−
1,Iを設置し残ったtA内に、従来の駆動波形を押し
込んだ形になっている。このことはフレーム周期から見
た多重度を上げることであり、前述したように当然tW
は減少する。またtw基以外非選択期間(保持期間ンの
駆動波形においても、twと同様に時間間隔が減少して
いる。If the voltage waveform within tA in FIG. 5 is connected by dividing the rest period tI), it can be seen that the voltage waveform in FIG. 4 matches the waveform compressed in the time axis direction. In other words, the rest period −
1, I is installed, and the conventional drive waveform is pushed into the remaining tA. This increases the multiplicity seen from the frame period, and as mentioned above, of course tW
decreases. In addition, in the drive waveforms during the non-selection period (holding period) other than the tw group, the time interval is reduced similarly to the tw.
このようにして与えられた駆動波形で駆動した場合の液
晶層にかかる電圧VLOを第5図中にVLOとして示し
た。第4図と第5図を比較すると、(a)の最小実効値
表示パターンの場合、第4図に比べ実効値は上昇し、C
h)の最大実効値表示パターンの場合は逆に下がり、(
C)の一般的な表示パターンの場合は、はぼ同じ位とな
っている。この様子を拡大して第6図に示す。破線が角
)4図の従来例、実線が第5図の場合である。The voltage VLO applied to the liquid crystal layer when driven with the drive waveform given in this way is shown as VLO in FIG. Comparing Figures 4 and 5, in the case of the minimum effective value display pattern (a), the effective value increases compared to Figure 4, and C
In the case of the maximum effective value display pattern h), on the contrary, it decreases and (
In the case of the general display pattern C), they are about the same. This state is enlarged and shown in FIG. The broken line is the corner) The conventional example shown in FIG. 4 is the case, and the solid line is the case shown in FIG.
(a)、Cb)、CC)は第41鎖、第5図に準じる。(a), Cb), CC) correspond to the 41st strand and FIG. 5.
最小実効値が上がり、最大実効値が下がるということは
、表示パターンによるvLOの実効値変動が抑制された
ことに他ならない。The fact that the minimum effective value increases and the maximum effective value decreases means that fluctuations in the effective value of vLO due to the display pattern are suppressed.
このように、同一データ電極上の他画素の0NOFFの
影pvを抑制した駆動が可能となった。In this way, driving can be performed while suppressing the ONOFF shadow pv of other pixels on the same data electrode.
また、休止期間tlのフレーム周期tpに対する割合、
その設置時間位1首、休止時間における設定電圧レベル
は、駆動マルチプレックス桁数、非線型素子のスイッチ
ング性能、駆動電圧等に従って最適化することができる
。第5図の場合は、tlをフレームの最初と最後に設定
しtxでの印加電圧’I’ m −D nを0■になる
ように設定した1例である。Also, the ratio of the pause period tl to the frame period tp,
The set voltage level during the installation time and rest time can be optimized according to the number of driving multiplexes, the switching performance of the nonlinear elements, the driving voltage, etc. The case of FIG. 5 is an example in which tl is set at the beginning and end of the frame, and the applied voltage 'I' m -D n at tx is set to 0.
第7図は休止期間tIをフレームの最後にtl=−Ht
Pとなるように設定し、さらにt+での印加電圧TmD
nを /av(正のフレーム周期、VO・・・・・・
駆動ピーク電圧、a・・・・・・1/aバイアス法)と
与えた場合の駆動波形の例である。fiii単のため、
一般的な表示パターンの場合についてのみ示している。FIG. 7 shows the pause period tI at the end of the frame, tl=-Ht.
P, and the applied voltage TmD at t+
n is /av (positive frame period, VO...
This is an example of a drive waveform when a drive peak voltage, a...1/a bias method) is given. fiii single,
Only the case of a general display pattern is shown.
このように休止期間の設定は様々に変えることができる
。In this way, the setting of the pause period can be changed in various ways.
休止期間における電圧レベルの設定は、データ側、タイ
ミング側のいずれで行なっても問題はないが、必要な電
圧レベルの数を増やさず、かつ消費電力を小さくするよ
うに選ぶのが錯ましい。また液晶にかかる実効値をでき
るだけ大きくとることにより、駆動に必要なピーク電圧
(第7図中Vo)を低くすることが可能となるので、休
止期間中の印加電圧(Tm−DSL)をできるだけ大き
く(正側フレーム)設定したほうが有利である。There is no problem in setting the voltage level during the idle period either on the data side or the timing side, but it is difficult to select it so as not to increase the number of required voltage levels and to reduce power consumption. In addition, by making the effective value applied to the liquid crystal as large as possible, the peak voltage required for driving (Vo in Figure 7) can be lowered, so the applied voltage (Tm-DSL) during the rest period can be made as large as possible. (Positive side frame) It is more advantageous to set this.
OFF波形の書き込みピーク電圧(第7図中、破線参照
)程度までは上げることができるが、実際上は第7図に
示すV O/ a vが、t+i圧レ圧用ベルやす必要
がない点で最良である。Although it is possible to increase the writing peak voltage of the OFF waveform (see the broken line in Figure 7), in practice, V O / a v shown in Figure 7 is not necessary for the t+i pressure level bell. It's the best.
吹に、本発明の駆動波形を作る回路について述べる。First, the circuit for generating the drive waveform of the present invention will be described.
第8図は、本発明の駆動波形を発生ずる回h16の1例
であり、非線型素子液晶パネル■、データドライバ一部
■、タイミングドライバ一部■、基本電頭しベル発生部
■9水晶発振した制御回路■。FIG. 8 shows an example of the drive waveform generating circuit h16 of the present invention, including a non-linear element liquid crystal panel (2), a data driver part (2), a timing driver part (2), and a basic voltage and bell generator part (9). Oscillated control circuit■.
表示メモリー■から構成されている。駆動回路を構成す
る各回路ブロックは、制御回路■を除き、通常用いられ
る液晶駆動回路のものと同じ構成の回路が用いられる。Consists of display memory■. Each of the circuit blocks constituting the drive circuit has the same configuration as that of a normally used liquid crystal drive circuit, except for the control circuit (2).
データドライノく一音6■はシフトレジスター、ラッチ
団粒6カ)ら成るj銭択回路■9レベルシフター[相]
、基本1狂圧レベルを切(灸えるデマルチプレクサ■か
ら構成さλt1 タイミングドライバ一部■もデータド
ライノ<−Sと同じように、シフトレジスターから成る
走査画r6o t vヘルシフタ−[相]、デマルチプ
レクサー0力)ら4441にすれている。Data dry no kuichion 6■ is a shift register, a j-sensor selection circuit consisting of 6 latch clusters ■9 level shifter [phase]
, the basic 1 crazy pressure level is turned off (consisting of a demultiplexer λt1, which is made up of a demultiplexer ■), and a timing driver part ■, which also consists of a shift register, as well as a data Drino<-S, a scanning image r6o tv health shifter [phase], Demultiplexer 0) et al.4441.
基本電圧し勺し発生部■は、」氏1)゛[公邸1等で得
られた基本電圧を、データのON 、OFFレベルタイ
ミングの選択、非選択レベル及び’A’、 f、レベル
としてデマルチプレクサ0に昌)ブフしてl/する。Mr. 1) The basic voltage generation part 1) uses the basic voltage obtained at the Official Residence 1, etc. to select the data ON and OFF level timings, to select the non-selected level, and to set the 'A', f, and levels. Convert multiplexer 0 to L/.
制御回路■は、表示メモ1)−力)らの表示データを選
択回路に転送りロックと共に4吸送し、さらにラッチ用
パルスを出力する。タイミングドライノく−へはデータ
パルスと走査クロックを4云送してし)る。The control circuit (2) transfers the display data of the display memo 1) to the output) to the selection circuit, sucks it in four times along with the lock, and further outputs a latch pulse. Four data pulses and a scanning clock are sent to the timing driver.
本発明の駆動波形を最も容易に実現することのできるの
は、第7図に示す繭重%)玉しベルカ(データ、タイミ
ング信号共に増えなし1場合であり、表示メモリー内に
、休止期間を工に対!芯した、全ON(もしくは全0F
F)の表示データを本’r Ax’qさせればよい。つ
まり、このことはタイミング’tbh hr数が5本、
データ電極数かに本のツクネルにス」し、タイミング′
Ili極数をJ4−α本、データ電極数に本のパネルに
相当する表示データをメモ1ノーに4各b’Iすること
であり、表示されないタイミング?1F、 4J4α本
分のデータを余分に表示メモリーに記憶させておくとい
うことである。The driving waveform of the present invention can be most easily realized in the case of cocoon weight %) Tamashi Verka (both data and timing signals do not increase (1) as shown in Fig. 7, and the rest period is stored in the display memory. Against engineering! Core, all ON (or all 0F)
It is sufficient to change the display data of F) to 'rAx'q. In other words, this means that the timing 'tbh hr number is 5,
The number of data electrodes and the timing
The number of Ili poles is J4-α, and the number of data electrodes is 4 each b'I for memo 1 and the display data corresponding to the book panel, and the timing when it is not displayed? This means that extra data for 1F and 4J4α is stored in the display memory.
しかし、表示メモリー内に休止期間にり・1応したデー
タを格納させるという上記の方法はメモIJ−を無駄に
用いるため、実際には制御回路■に(10しを付加する
のが望ましい。具体的にはタイミングドライバーのシフ
トレジスターを休止期1iU ’l”Jセットし、デー
タドライバーもタイミングσ、)IJ上セツト対応して
、特定のデータを全データτff+ (VIJ4に(I
I。However, the above method of storing data corresponding to the pause period in the display memory wastes the memo IJ-, so it is actually desirable to add (10) to the control circuit. Specifically, the shift register of the timing driver is set to the idle period 1iU 'l''J, and the data driver is also set to the timing σ, )IJ, and specific data is transferred to all data τff+ (VIJ4 (I
I.
給するようにすればよい。これはlj ?li−なプJ
マンンターとロジックの組合せで実現される。All you have to do is give it to them. Is this lj? li-napu J
Realized by a combination of manter and logic.
このように本発明は、従来の駆動(可1t’6を若干i
突変することによって容易に実現可能である。In this way, the present invention improves the conventional drive (possibly 1t'6) by
This can be easily achieved by making a sudden change.
以上説明したように、本発明による休止期間を設置した
駆動方法は、非線型素子を用いた液晶電気光学装置酸の
表示ムラ、ノ・−フトーンを防止する。さらには、駆動
マージンが増加し、液晶層と非線型素子のマツチングが
容易になるという利点も有している。As described above, the driving method in which a pause period is provided according to the present invention prevents display unevenness and no-ftones in a liquid crystal electro-optical device using a non-linear element. Furthermore, it also has the advantage that the driving margin increases and matching between the liquid crystal layer and the nonlinear element becomes easier.
本発明は大情報はを扱う液晶電気光学装置の分野に、画
期的な駆動方法を提供するものである。The present invention provides an innovative driving method in the field of liquid crystal electro-optical devices that handle large amounts of information.
第1図は非線型素子による液晶電気光学装置の1画素分
の等何回路である。
第2図は非線型素子の電圧−電流特性である。
第3図は液晶層にかかる電圧波形を概念的に示す図であ
る。(簡単のため、正のフレームについて描いである)
第4図はフレーム周期tFの2フレーム交流駆動におけ
る、情番目のタイミング電極Tm、ル番目のデータ電極
Dn、ON状態の画素(気、−)にかかるtTL IT
ET m−D rL、及び液晶層にかかる電圧■L O
(rn 、 rL)を描いたものである。(σ)は液晶
にかかる実効電圧最小の場合、Cb)は同じく最大の場
合、(C)は一般的な表示パターンの場合を示す。
1・・・・・・非線型素子液晶パネル
2゛・・・・・・データ電極Z1了
6・・・・・・タイミング電極ni。
第5図d、本発明による駆動波形の一例を示すものであ
る。(12)、Cb)、CC)は第4図と同じ表示状態
に対応している。
第6図は本発明による駆動を行った場合の液晶層にかか
る電圧■LO波形を示すものである。実線が本発明によ
るもの、破線は従来の駆動によるものである。(a)、
(1,CC)は第4図。
第5図の(a)、Cb)、CC)に準じている。
第7図は本発明による駆動波形の他の例を示すものであ
る。破線はOFF波形を示している。
なお、第4〜7図はいずれも本発明のII!I、念を説
明するために、マルチプレクス駆動の桁数を少なくして
描いである。
第8図は本発明による駆動回路のブロック図である。
4・・・・・・データドライバ一部
5・・・・・・タイミングドライバ一部6・・・・・・
基本電圧レベル発生部
7・・・・・・制御回路
8・・・・・・表示メモリー
9・・・・・・選択回路
10・・・レベルシフター
11・・・デマルチプレクサ−
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士 最上 務
第1図
第2図
トーtF−+I
第7図
左
第8図FIG. 1 shows an equal number of circuits for one pixel of a liquid crystal electro-optical device using nonlinear elements. FIG. 2 shows the voltage-current characteristics of the nonlinear element. FIG. 3 is a diagram conceptually showing the voltage waveform applied to the liquid crystal layer. (For simplicity, the illustration is for a positive frame.) Figure 4 shows the timing electrode Tm, the data electrode Dn, and the pixels in the ON state (Q, -) in two-frame AC driving with a frame period tF. tTL IT
ET m-D rL, and the voltage applied to the liquid crystal layer ■L O
(rn, rL). (σ) is the minimum effective voltage applied to the liquid crystal, Cb) is the maximum, and (C) is the general display pattern. 1...Nonlinear element liquid crystal panel 2...Data electrode Z1 6...Timing electrode ni. FIG. 5d shows an example of a driving waveform according to the present invention. (12), Cb), and CC) correspond to the same display states as in FIG. FIG. 6 shows the LO waveform of the voltage applied to the liquid crystal layer when driving according to the present invention. The solid line is the one according to the present invention, and the broken line is the one according to the conventional drive. (a),
(1, CC) is Figure 4. This is based on (a), Cb), and CC) in FIG. FIG. 7 shows another example of the drive waveform according to the present invention. The broken line shows the OFF waveform. In addition, FIGS. 4 to 7 are all II! of the present invention! In order to explain the concept, the number of digits of multiplex drive is reduced. FIG. 8 is a block diagram of a drive circuit according to the present invention. 4... Data driver part 5... Timing driver part 6...
Basic voltage level generation section 7...Control circuit 8...Display memory 9...Selection circuit 10...Level shifter 11...Demultiplexer Company Suwa Seikosha Agent Patent Attorney Tsutomu Mogami Figure 1 Figure 2 To F-+I Figure 7 Left Figure 8
Claims (2)
基板に、非線型特性を有する素子を設置した液晶表示装
置を2フレ一ム交流方式で駆動する場合において、フレ
ーム周期内に休止した期間を設けることを特徴とする液
晶電気光学装置の駆動方法。(1) When driving a liquid crystal display device in which an element with non-linear characteristics is installed on at least one of the substrates constituting the liquid crystal display panel using a two-frame AC method, a pause period must be provided within the frame period. A method for driving a liquid crystal electro-optical device characterized by:
法において、該休止期間の電圧レベルを特定の電圧レベ
ルに設定することを特徴とする特許請求の範囲第1項記
載の液晶電気光学装置の駆動方法。(2) In the method for driving a liquid crystal electro-optical device provided with a non-linear element, the voltage level during the rest period is set to a specific voltage level. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19577382A JPS5986092A (en) | 1982-11-08 | 1982-11-08 | Driving of liquid crystal electrooptic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19577382A JPS5986092A (en) | 1982-11-08 | 1982-11-08 | Driving of liquid crystal electrooptic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5986092A true JPS5986092A (en) | 1984-05-18 |
| JPH0513320B2 JPH0513320B2 (en) | 1993-02-22 |
Family
ID=16346720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19577382A Granted JPS5986092A (en) | 1982-11-08 | 1982-11-08 | Driving of liquid crystal electrooptic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986092A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120399A (en) * | 1983-12-02 | 1985-06-27 | シチズン時計株式会社 | Driving of diode type display unit |
| JPS6247030A (en) * | 1985-08-26 | 1987-02-28 | Citizen Watch Co Ltd | Liquid crystal display device |
| JPH01128097A (en) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | Active matrix liquid crystal driving system |
| JPH01128098A (en) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | Active matrix liquid crystal driving system |
| JPH07306397A (en) * | 1994-03-16 | 1995-11-21 | Toshiba Corp | Display device and liquid crystal display device |
-
1982
- 1982-11-08 JP JP19577382A patent/JPS5986092A/en active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120399A (en) * | 1983-12-02 | 1985-06-27 | シチズン時計株式会社 | Driving of diode type display unit |
| JPS6247030A (en) * | 1985-08-26 | 1987-02-28 | Citizen Watch Co Ltd | Liquid crystal display device |
| JPH01128097A (en) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | Active matrix liquid crystal driving system |
| JPH01128098A (en) * | 1987-11-13 | 1989-05-19 | Hitachi Ltd | Active matrix liquid crystal driving system |
| JPH07306397A (en) * | 1994-03-16 | 1995-11-21 | Toshiba Corp | Display device and liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513320B2 (en) | 1993-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2150223C (en) | A select driver circuit for an lcd display | |
| US5648790A (en) | Display scanning circuit | |
| US5222082A (en) | Shift register useful as a select line scanner for liquid crystal display | |
| EP0723695B1 (en) | Power-saving circuit and method for driving liquid crystal display | |
| US4560982A (en) | Driving circuit for liquid crystal electro-optical device | |
| US7138973B2 (en) | Cholesteric liquid crystal display device and display driver | |
| JP2822911B2 (en) | Drive circuit | |
| JPH0634154B2 (en) | Matrix-type display device drive circuit | |
| US5379050A (en) | Method of driving a matrix display device and a matrix display device operable by such a method | |
| KR20190069182A (en) | Shift resister and display device having the same | |
| US4212010A (en) | Method for the operation of a display device having a bistable liquid crystal layer | |
| US4356483A (en) | Matrix drive system for liquid crystal display | |
| JPS5986092A (en) | Driving of liquid crystal electrooptic apparatus | |
| US20050012762A1 (en) | Image display apparatus having gradation potential generating circuit | |
| KR101053207B1 (en) | Shift register and stage circuit for liquid crystal display device for overlap driving | |
| CN101116132B (en) | Driving circuit and driving method of liquid crystal display device | |
| JP3166770B2 (en) | Flat display device and display body driving device | |
| JP2001109439A (en) | Circuit and method for driving scanning electrode of liquid crystal panel | |
| JPH0449712B2 (en) | ||
| JP3436680B2 (en) | Display device drive circuit | |
| JP2965822B2 (en) | Power circuit | |
| KR101232147B1 (en) | A liquid crystal display device and a method for driving the same | |
| JPH0469392B2 (en) | ||
| JP3324604B2 (en) | Display control device | |
| JP2907330B2 (en) | Driving method of image display device |