JPS5986214A - アモルフアス半導体の製造方法 - Google Patents
アモルフアス半導体の製造方法Info
- Publication number
- JPS5986214A JPS5986214A JP57196307A JP19630782A JPS5986214A JP S5986214 A JPS5986214 A JP S5986214A JP 57196307 A JP57196307 A JP 57196307A JP 19630782 A JP19630782 A JP 19630782A JP S5986214 A JPS5986214 A JP S5986214A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrodes
- gas
- manufacturing
- amorphous semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアモルファス半導体の製造方法に関する。
従来のアモルファス半導体、特にアモルファスシリコン
の製造方法を第１図に示す。第１図はいわゆる容量結合
型のプラズマＣＶ Ｄ ！Ｉ Ｎ方法を示したものであ
る。第１図（ａ ）に示す容量結合型のプラズマＣＶＤ
装置によるａ−３ｉの製３１７５法は、上部電極１２と
下部電極１３との間にアモルファスシリコン生成ガスを
導入し、両電極間に高周波電力を印加して該電極間にグ
ロー放電を起さば、前記の半導体生成ガスをプラズマ化
して、ヒーター１４によって加熱され、電極１３上に設
置された基板上にアモルファスシリコンを成長さけるも
のである。ここで母材ガス、例えばシラン（Ｓｉ Ｌｌ
４ ）とドーパントガス（Ｐ ｌ−１３又は「３２１
」６）等の半導体生成ガスは、あらかじめ混合され上部
流入口１１から導入され、この混合ガスが上部電極に設
けた細孔から下部電極方向に一様に送流されて、プラズ
マ散霧を起させる様になっている。
の製造方法を第１図に示す。第１図はいわゆる容量結合
型のプラズマＣＶ Ｄ ！Ｉ Ｎ方法を示したものであ
る。第１図（ａ ）に示す容量結合型のプラズマＣＶＤ
装置によるａ−３ｉの製３１７５法は、上部電極１２と
下部電極１３との間にアモルファスシリコン生成ガスを
導入し、両電極間に高周波電力を印加して該電極間にグ
ロー放電を起さば、前記の半導体生成ガスをプラズマ化
して、ヒーター１４によって加熱され、電極１３上に設
置された基板上にアモルファスシリコンを成長さけるも
のである。ここで母材ガス、例えばシラン（Ｓｉ Ｌｌ
４ ）とドーパントガス（Ｐ ｌ−１３又は「３２１
」６）等の半導体生成ガスは、あらかじめ混合され上部
流入口１１から導入され、この混合ガスが上部電極に設
けた細孔から下部電極方向に一様に送流されて、プラズ
マ散霧を起させる様になっている。
本発明者等は、この製造方法によると、１一部電極にも
母材ガスであるシランガスによるアモルファスシリコン
が成長し、これがガス導１−１−のために、剥離して基
板上に落丁し、基板にピン小−ルを形成覆ることを見い
出した。
母材ガスであるシランガスによるアモルファスシリコン
が成長し、これがガス導１−１−のために、剥離して基
板上に落丁し、基板にピン小−ルを形成覆ることを見い
出した。
一方、従来の他のプラズマＣＶＤ製造方法を第１図（ｂ
）に示ず。この製造方法は、前記の両電極間１２．１３
に平行に、一方のガス流入口１８／ から同様に混合された半導体生成ガスを層流を成すよ・
うに導入し、ガスをプラズマ化して下部電極１３−Ｌに
段りられた基板上にアモルフ７・スシリ］ンを成長させ
るものである。
）に示ず。この製造方法は、前記の両電極間１２．１３
に平行に、一方のガス流入口１８／ から同様に混合された半導体生成ガスを層流を成すよ・
うに導入し、ガスをプラズマ化して下部電極１３−Ｌに
段りられた基板上にアモルフ７・スシリ］ンを成長させ
るものである。
ところが基板の長手方向に沿って、混合ガスを流まため
に、シランガスが基板の長手方向に沿って一様にプラズ
マ化し、ａ−８ｉｌｌＳｌを堆積さμるような条件では
、シランガスとドーパントガスの分解エネルギーの差異
によって、ドーパントガスのプラズマ化による分解程度
に分布が生じ、基板の長手方向に沿ってドープされた膜
の性質に分布が生じる。このため、第１図（ｂ ）の製
造方法には、ガス流入口付近において、ドープ効率がよ
く、ガス流入口から遠ざかる端面は、ドープ効率がわる
いという欠点があることを、本発明者等は見い出した。
に、シランガスが基板の長手方向に沿って一様にプラズ
マ化し、ａ−８ｉｌｌＳｌを堆積さμるような条件では
、シランガスとドーパントガスの分解エネルギーの差異
によって、ドーパントガスのプラズマ化による分解程度
に分布が生じ、基板の長手方向に沿ってドープされた膜
の性質に分布が生じる。このため、第１図（ｂ ）の製
造方法には、ガス流入口付近において、ドープ効率がよ
く、ガス流入口から遠ざかる端面は、ドープ効率がわる
いという欠点があることを、本発明者等は見い出した。
即ち、第１図（ｂ ）に示す製造方法によって、Ｆ〕型
水素化アモルファスシリコンを作成し、これの導電率及
び活性化エネルギーを調べたところ第３図のような特性
が得られた。この特性からガス導入［］から］基板−ヒ
ガス流方に言１つだ距離に対して導電率が減少し、活性
化エネルギーが増加していることがわかる。即ち、流入
口（＝１近に多く不純物がドープされていることを示し
ている。このような不均一ドープ特性を本発明者等は発
見した。
水素化アモルファスシリコンを作成し、これの導電率及
び活性化エネルギーを調べたところ第３図のような特性
が得られた。この特性からガス導入［］から］基板−ヒ
ガス流方に言１つだ距離に対して導電率が減少し、活性
化エネルギーが増加していることがわかる。即ち、流入
口（＝１近に多く不純物がドープされていることを示し
ている。このような不均一ドープ特性を本発明者等は発
見した。
そこで本発明の目的は、従来のこのような２つの製造方
法の両欠点を改良するためになされたものである。
法の両欠点を改良するためになされたものである。
即ち、基板上にビンボールを作成さＵることのない均一
なアモルファス半導体を得ること及び大面積のアモルフ
ァス半導体を均一にドープしたアモルファス半導体を得
る製造方法を提供り−ることを目的どしている。
なアモルファス半導体を得ること及び大面積のアモルフ
ァス半導体を均一にドープしたアモルファス半導体を得
る製造方法を提供り−ることを目的どしている。
本発明は、相対向りる一対の電極を有し、該電極間に、
分解エネルギーの異なる少なくとも２種類のアモルファ
ス半導体生成ガスを流し、電極間に印加された電圧によ
り、グロー放電させて該ガスをプラズマ化し、加熱され
た基板上にアモルファス半導体を生成する容量結合方式
のプラズマＣＶＤによるアモルファス半導体の製造方法
において、 前記２種類の生成ガスのうち一方は、基板に対向する電
極に設けられた細孔より、基板に対し均一に流し、 他方は、両電極に平行に層流させることを特徴とするア
モルファス半導体の製造方法から成る。
分解エネルギーの異なる少なくとも２種類のアモルファ
ス半導体生成ガスを流し、電極間に印加された電圧によ
り、グロー放電させて該ガスをプラズマ化し、加熱され
た基板上にアモルファス半導体を生成する容量結合方式
のプラズマＣＶＤによるアモルファス半導体の製造方法
において、 前記２種類の生成ガスのうち一方は、基板に対向する電
極に設けられた細孔より、基板に対し均一に流し、 他方は、両電極に平行に層流させることを特徴とするア
モルファス半導体の製造方法から成る。
ここでアモルファス半導体とは、アモルファスシリコン
（ａ−８ｉ）、アモルファス炭化シリコン（ａ −３ｉ
Ｃ）及びアモルファス窒化シリコン（ａ −８ｉ Ｎ
）及び、これらの水素化物アモルファス半導体等である
。半導体生成ガスとは、シラン（ＳｔＨ４）の単体又は
シランとメタンの混合とから成る母材ガスと、ドーバン
１へガス（ＢｔＨｓ、ＰＨ３）混合ガス等の半導体生成
のちととなるガスを言う。
（ａ−８ｉ）、アモルファス炭化シリコン（ａ −３ｉ
Ｃ）及びアモルファス窒化シリコン（ａ −８ｉ Ｎ
）及び、これらの水素化物アモルファス半導体等である
。半導体生成ガスとは、シラン（ＳｔＨ４）の単体又は
シランとメタンの混合とから成る母材ガスと、ドーバン
１へガス（ＢｔＨｓ、ＰＨ３）混合ガス等の半導体生成
のちととなるガスを言う。
そこで本発明は、成分比の小さなドーパントガスは上部
電極に設けた細孔から流出させるようにしたものであり
、成分比の大きな母材ガス、例えばシラン等は、電極間
に平行に層流を成ずように流１ようにしたものである。
電極に設けた細孔から流出させるようにしたものであり
、成分比の大きな母材ガス、例えばシラン等は、電極間
に平行に層流を成ずように流１ようにしたものである。
このように両電極間に両ガスを流して混合し、プラズマ
化してアモルファス半導体を成長さ「るものである。
化してアモルファス半導体を成長さ「るものである。
本発明による製造方法で番よ、上部電極側より導入され
るビーパン１〜ガスは微小流量であるために、上部電極
に堆積したシリコンを剥離させることがない。このため
基板上に落下してピンホールを作成するという欠点が改
良される。
るビーパン１〜ガスは微小流量であるために、上部電極
に堆積したシリコンを剥離させることがない。このため
基板上に落下してピンホールを作成するという欠点が改
良される。
一方、上部電極に設けた細孔から基板に対して均一にド
ーパントガスをチャンバー内に層流するために、基板上
に均一にドープされたアモルノアス半導体を１ｔ７るこ
とができる。特に０．１％以下のライトリ−ドープの場
合には、従来の電極間に横方向から導入する方式による
と不均一ドープが顕著に現れるために、本発明が有効で
ある。
ーパントガスをチャンバー内に層流するために、基板上
に均一にドープされたアモルノアス半導体を１ｔ７るこ
とができる。特に０．１％以下のライトリ−ドープの場
合には、従来の電極間に横方向から導入する方式による
と不均一ドープが顕著に現れるために、本発明が有効で
ある。
以下、実施例により上記の構成ならびに効果をさらにあ
きらかにする。
きらかにする。
木ツと明のアモルファス半導体製造方法を実現り”るた
めの製造装置ｄを第２図に示す。本発明装置は、チャン
バ−２９の両側面に設けられたｆ（） ＋Ａガス流入口
２２から排出口２６へと母材ガスを送流する。
めの製造装置ｄを第２図に示す。本発明装置は、チャン
バ−２９の両側面に設けられたｆ（） ＋Ａガス流入口
２２から排出口２６へと母材ガスを送流する。
チャンバー２９の内部には、相対向りる平板平行電極２
３及び２４が設りられている。この一方の電極を構成す
る上部電極２３は、平板上均一に細孔が設けられており
、チャンバーの外に一部管状に突出したドーパントガス
導入管２１をイｆしている。下部電極２４は、チャンバ
ー２９を介しで接地されており、該下部電極２４の下端
には、基板を加熱づ°るヒーター２５が装置されている
。塞板は、下部電極２４上に配設される。一方、両電極
間２３．２４には＾周波電力を印加する高周波発生装置
２７を介して高周波電界が印加される。このような構成
の製造装置にＪ３いて、ドーパントガス導入管２１より
Ｂ ｔ Ｈｓより成るドーパントガスを導入し、母材ガ
スを導入する母材ガス流入［二１２２より母材ガスであ
るシラン（Ｓｉ１４）を均一に、排気［：１２６の方向
へ層流さＶた。その後、高周波発生装置２７により、両
電極間に高周波電界を印加して両電極間に混合ガスのプ
ラズマを作成してＰ留水素化アモルファスシリコンを基
板上に成長させた。このようにして得られた］〕を水水
素化アモルファスシリコン薄の導電率及び活性化１ネル
ギーを測定した結果を第４図に示づ。第４図から明らか
なように、基板上の母材ガスの流れ方向に沿って、均一
な導電率が得られていることがわかる。又、活性化エネ
ルギーについても、同様に均一になっていることがわか
る。このことから基板上母材ガスの流れ方向に沿って、
均一にドープされた１〕型の水素化アモルファスシリコ
ンが得られ！こことがわかる。これを従来の方法で製造
した第３図と比べれば明らかに顕著な効果を右している
ことがわかる。
３及び２４が設りられている。この一方の電極を構成す
る上部電極２３は、平板上均一に細孔が設けられており
、チャンバーの外に一部管状に突出したドーパントガス
導入管２１をイｆしている。下部電極２４は、チャンバ
ー２９を介しで接地されており、該下部電極２４の下端
には、基板を加熱づ°るヒーター２５が装置されている
。塞板は、下部電極２４上に配設される。一方、両電極
間２３．２４には＾周波電力を印加する高周波発生装置
２７を介して高周波電界が印加される。このような構成
の製造装置にＪ３いて、ドーパントガス導入管２１より
Ｂ ｔ Ｈｓより成るドーパントガスを導入し、母材ガ
スを導入する母材ガス流入［二１２２より母材ガスであ
るシラン（Ｓｉ１４）を均一に、排気［：１２６の方向
へ層流さＶた。その後、高周波発生装置２７により、両
電極間に高周波電界を印加して両電極間に混合ガスのプ
ラズマを作成してＰ留水素化アモルファスシリコンを基
板上に成長させた。このようにして得られた］〕を水水
素化アモルファスシリコン薄の導電率及び活性化１ネル
ギーを測定した結果を第４図に示づ。第４図から明らか
なように、基板上の母材ガスの流れ方向に沿って、均一
な導電率が得られていることがわかる。又、活性化エネ
ルギーについても、同様に均一になっていることがわか
る。このことから基板上母材ガスの流れ方向に沿って、
均一にドープされた１〕型の水素化アモルファスシリコ
ンが得られ！こことがわかる。これを従来の方法で製造
した第３図と比べれば明らかに顕著な効果を右している
ことがわかる。
次に上記の一具体例を示す。母材ガスとしてＳｉ ｌ−
１ａとＣＩ−１４をＳ ｉ ｌ−１ａ ： Ｃｌ−１ｍ
＝ １ 、 Ｏ： ０ 。
１ａとＣＩ−１４をＳ ｉ ｌ−１ａ ： Ｃｌ−１ｍ
＝ １ 、 Ｏ： ０ 。
２〜１．０（特に好ましくはＳｉ １−１ａ ： ＣＨ
ａ ＝１：０．３〜０．５）の範囲で混合して作成覆る
ａ−ｓ＋ｃニド＋に対するＢ ２１−１ ｇ （７）ド
ープ牢が０゜１％以下（特に身７．１： Ｌ ＜は０．
０１〜０．０５％）のライ１〜リードーブの場合、従来
の製造方法では均一なドープが不可能であったものが、
本発明による方法によって均一にライトリ−ドープを実
現することができた。特性の分布改善は先の例と同稈度
であった。
ａ ＝１：０．３〜０．５）の範囲で混合して作成覆る
ａ−ｓ＋ｃニド＋に対するＢ ２１−１ ｇ （７）ド
ープ牢が０゜１％以下（特に身７．１： Ｌ ＜は０．
０１〜０．０５％）のライ１〜リードーブの場合、従来
の製造方法では均一なドープが不可能であったものが、
本発明による方法によって均一にライトリ−ドープを実
現することができた。特性の分布改善は先の例と同稈度
であった。
ここで、前記「特に好ましくは」とはＰ型ａ−８ｉＣ：
Ｈを太陽電池光センサーのＰ型層として利用’！ｌ’
６ ｍ合をいう。
Ｈを太陽電池光センサーのＰ型層として利用’！ｌ’
６ ｍ合をいう。
第１図は、アモルファス半導体の従来の製造方法を示づ
図である。第２図は本発明にかかるアモルファス半導体
の製造方法の１具体的な実施例を示す製造方法及びその
装置を示ｂたものである。 第３図は、従来方法によって製造したア［シフ１ス半導
体の導電率並びに活性化エネルギーを塞板の長手方向を
変数としてその特性を調べた特性図である。第４図は、
本発明の製造方法の１具体的な実施例によって製造され
たＰ留水素化アモルファスシリコンの導電率ならびに活
性化エネルギーを同様に基板長手方向を変数として測定
した特性図である。 ２１・・・ビーパン１ーガス導入管 ２２・・・母材ガス流入口 ２３・・・上部電極 ２４・・・下部電極 特許出願人 Ｅｉ本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 原書 修 同 弁理士 丸山明夫 第１図 （ａ） （ｂ） 第２図 第３図
図である。第２図は本発明にかかるアモルファス半導体
の製造方法の１具体的な実施例を示す製造方法及びその
装置を示ｂたものである。 第３図は、従来方法によって製造したア［シフ１ス半導
体の導電率並びに活性化エネルギーを塞板の長手方向を
変数としてその特性を調べた特性図である。第４図は、
本発明の製造方法の１具体的な実施例によって製造され
たＰ留水素化アモルファスシリコンの導電率ならびに活
性化エネルギーを同様に基板長手方向を変数として測定
した特性図である。 ２１・・・ビーパン１ーガス導入管 ２２・・・母材ガス流入口 ２３・・・上部電極 ２４・・・下部電極 特許出願人 Ｅｉ本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 原書 修 同 弁理士 丸山明夫 第１図 （ａ） （ｂ） 第２図 第３図
Claims (2)
- （１）相月向りる一対の電極を有し、該電極間に、分解
エネルギーの異なる少なくとも２種類のアモルファス半
導体生成ガスを流し、電極間に印加された電圧により、
グロー放電させて該ガスをプラズマ化し、加熱された基
板上にアモルファス半導体を生成づる容量結合方式のプ
ラズマＣＶＤによるア［ルファス半導体の！！造方法に
おいて、前記２種類の生成ガスのうら、一方は、基板に
対向りる電（析に設（］られた細孔より、基板に対し均
一に流し、 他方は、両電極に平行に層流さＩることを特徴とＪるア
モルファス半導体の製造方法。 - （２）前記基板に対向する電極に設（）られた細孔より
導入Ｊるガスは、ドーパントガスであり、前記両電極に
〜］Ｉ行に層流させるガスは、母材ガスであることを特
徴とする特許請求の範囲第１項記載のアモルファス半導
体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196307A JPS5986214A (ja) | 1982-11-09 | 1982-11-09 | アモルフアス半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57196307A JPS5986214A (ja) | 1982-11-09 | 1982-11-09 | アモルフアス半導体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986214A true JPS5986214A (ja) | 1984-05-18 |
Family
ID=16355625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57196307A Pending JPS5986214A (ja) | 1982-11-09 | 1982-11-09 | アモルフアス半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986214A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937205A (en) * | 1987-08-05 | 1990-06-26 | Matsushita Electric Industrial Co., Ltd. | Plasma doping process and apparatus therefor |
| US6893907B2 (en) | 2002-06-05 | 2005-05-17 | Applied Materials, Inc. | Fabrication of silicon-on-insulator structure using plasma immersion ion implantation |
| US6939434B2 (en) | 2000-08-11 | 2005-09-06 | Applied Materials, Inc. | Externally excited torroidal plasma source with magnetic control of ion distribution |
| US7109098B1 (en) | 2005-05-17 | 2006-09-19 | Applied Materials, Inc. | Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing |
| US7244474B2 (en) | 2004-03-26 | 2007-07-17 | Applied Materials, Inc. | Chemical vapor deposition plasma process using an ion shower grid |
| US7291360B2 (en) | 2004-03-26 | 2007-11-06 | Applied Materials, Inc. | Chemical vapor deposition plasma process using plural ion shower grids |
-
1982
- 1982-11-09 JP JP57196307A patent/JPS5986214A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4937205A (en) * | 1987-08-05 | 1990-06-26 | Matsushita Electric Industrial Co., Ltd. | Plasma doping process and apparatus therefor |
| US6939434B2 (en) | 2000-08-11 | 2005-09-06 | Applied Materials, Inc. | Externally excited torroidal plasma source with magnetic control of ion distribution |
| US6893907B2 (en) | 2002-06-05 | 2005-05-17 | Applied Materials, Inc. | Fabrication of silicon-on-insulator structure using plasma immersion ion implantation |
| US7244474B2 (en) | 2004-03-26 | 2007-07-17 | Applied Materials, Inc. | Chemical vapor deposition plasma process using an ion shower grid |
| US7291360B2 (en) | 2004-03-26 | 2007-11-06 | Applied Materials, Inc. | Chemical vapor deposition plasma process using plural ion shower grids |
| US7109098B1 (en) | 2005-05-17 | 2006-09-19 | Applied Materials, Inc. | Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06105691B2 (ja) | 炭素添加非晶質シリコン薄膜の製造方法 | |
| JPS63187619A (ja) | プラズマｃｖｄ装置 | |
| JPS6331110A (ja) | 半導体装置の製造方法 | |
| JPS5778546A (en) | Production of photoconductive silicon layer | |
| Oda et al. | High quality a-Si: H films and interfaces prepared by VHF plasma CVD | |
| JPS6316914B2 (ja) | ||
| JPH0250969A (ja) | 薄膜形成装置 | |
| JPH02248038A (ja) | 多結晶質半導体物質層の製造方法 | |
| JPH0891987A (ja) | プラズマ化学蒸着装置 | |
| JPH0622203B2 (ja) | アモルフアス半導体薄膜生成装置 | |
| JPS6322057B2 (ja) | ||
| JPS6041453B2 (ja) | 微結晶化非晶質シリコン膜の生成方法 | |
| JPS59225517A (ja) | 非晶室半導体の製造方法 | |
| JPH01216523A (ja) | プラズマｃｖｄ薄膜の製造方法 | |
| JP3069714B2 (ja) | 水素化非晶質シリコン成膜装置 | |
| JPS6243120A (ja) | Ｐ型アモルフアス半導体膜の形成方法 | |
| JP2758161B2 (ja) | 半導体装置の製造方法 | |
| JPH09266323A (ja) | プラズマ化学蒸着装置 | |
| JPS6321821A (ja) | 半導体製造方法及び製造装置 | |
| CN105568250A (zh) | 一种pecvd沉积氢化纳米晶硅薄膜的制备方法 | |
| JPS59197131A (ja) | 半導体装置の電極膜形成方法 | |
| JPS61234533A (ja) | 窒化珪素被膜作成方法 | |
| JPS60257514A (ja) | プラズマ装置 | |
| John et al. | Plasma Enhanced Chemical Vapour Deposition | |
| JPH05102042A (ja) | プラズマｃｖｄ装置 |