JPS5986353A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS5986353A JPS5986353A JP19663782A JP19663782A JPS5986353A JP S5986353 A JPS5986353 A JP S5986353A JP 19663782 A JP19663782 A JP 19663782A JP 19663782 A JP19663782 A JP 19663782A JP S5986353 A JPS5986353 A JP S5986353A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- station
- format
- transmission format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数のデータ・ステーションがループ状に接
続されたデータ伝送装置に関する。
続されたデータ伝送装置に関する。
従来、第１図のようなループ状の伝送装置における各デ
ータ・ステージ日ンは伝送ステーションＩＡ、 ＩＢ、
１０． ＩＤ、 ＩＫと、これらに各々接続されたプ
ログラマブル・コントローラ（以下、ＰＣと略す。）
２Ａ 、 ２Ｂ、 ２０ 、２Ｄ、 ２にとにより構成
されていた。
ータ・ステージ日ンは伝送ステーションＩＡ、 ＩＢ、
１０． ＩＤ、 ＩＫと、これらに各々接続されたプ
ログラマブル・コントローラ（以下、ＰＣと略す。）
２Ａ 、 ２Ｂ、 ２０ 、２Ｄ、 ２にとにより構成
されていた。
これら、データ・ステーション相互間のデータ伝送は起
動側ｐｃ内で第２図に示したフローチャートに従い処理
されていた。ここで、ＰＣ内に登録された第３図の起動
伝送フォーマットに基づいてデータを作成ｔ１、相手側
データ・ステーション内のｐｃに伝送していた。そして
受動側となるｐｃは起動側の起動伝送フォーマットに登
録されている情報に従い受動的に動作していた。
動側ｐｃ内で第２図に示したフローチャートに従い処理
されていた。ここで、ＰＣ内に登録された第３図の起動
伝送フォーマットに基づいてデータを作成ｔ１、相手側
データ・ステーション内のｐｃに伝送していた。そして
受動側となるｐｃは起動側の起動伝送フォーマットに登
録されている情報に従い受動的に動作していた。
しかし、このデータ伝送装置肖において、例えばｐｃ
２Ａを起動側、ＰＣ２１１ｉを受動側として伝送したと
するとＰＣ２Ａは相手局であるｐｃ ２Ｋに対する書き
込み、読みだしを任意に行うことができていた。
２Ａを起動側、ＰＣ２１１ｉを受動側として伝送したと
するとＰＣ２Ａは相手局であるｐｃ ２Ｋに対する書き
込み、読みだしを任意に行うことができていた。
こうした状態では、ＰＣ２ＪはＰＣ２Ａまたは伝送ステ
ーションＩＡ 、 ＩＥｉの故障等により不良データ、
または不良データを書き込まれたケ、正常時にも書き込
まれるメモリアドレス、データ語数が違ったりして異常
動作、異常停止となる場合があった。
ーションＩＡ 、 ＩＥｉの故障等により不良データ、
または不良データを書き込まれたケ、正常時にも書き込
まれるメモリアドレス、データ語数が違ったりして異常
動作、異常停止となる場合があった。
さらに、前記故障等によりＰＯ２Ａが目的とする相手と
違うデータ・ステーションに誤伝送する恐れもあった。
違うデータ・ステーションに誤伝送する恐れもあった。
そこで、本発明は前記のようなＰＣ相互間の不要データ
、不良データの伝送、および誤伝送をなくし、各ｐｃの
異常動作、異常停止を防止し得るデータ伝送装置を提供
することを目的とする。
、不良データの伝送、および誤伝送をなくし、各ｐｃの
異常動作、異常停止を防止し得るデータ伝送装置を提供
することを目的とする。
本発明の特徴は、複数のデータ・ステーションをループ
状に接続し、所定の起動伝送用フォーマットでデータ・
ステーション相互間のデータ伝送を行うデータ伝送装置
において、各々のデータ・ステーションには起動側のデ
ータ・ステアジョンからの伝送データの起ｍｌ伝送用フ
ォーマットと、予め各ステーション毎に登録された受動
伝送用フォーマットとを比較し、両フォーマットが一致
した場合のみデータを入力するフォーマット判別部が備
えられている点にある。
状に接続し、所定の起動伝送用フォーマットでデータ・
ステーション相互間のデータ伝送を行うデータ伝送装置
において、各々のデータ・ステーションには起動側のデ
ータ・ステアジョンからの伝送データの起ｍｌ伝送用フ
ォーマットと、予め各ステーション毎に登録された受動
伝送用フォーマットとを比較し、両フォーマットが一致
した場合のみデータを入力するフォーマット判別部が備
えられている点にある。
以下、本発明を図示する実施例に基づいて詳述する。
第３図に、本発明のデータ伝送装置実施例を示した。こ
の、データ伝送装置において各々のデータ・ステーショ
ンは、伝送ステーションＩＡ ｌＢ１０、 ＩＤ、
１ｌｌｆ、 ＰＣ２Ａ、 ２Ｂ、 ２０．２Ｄ、 ２
］１１ｉ およびフ＃ −マツ）判別部３Ａ 、 ３Ｂ
、 ａｃ 、 ３Ｄ 、 ３Ｋ トチＪｆＩ＃成さ
れ、ループ状に連結されてデータ伝送装置を形成してい
る。
の、データ伝送装置において各々のデータ・ステーショ
ンは、伝送ステーションＩＡ ｌＢ１０、 ＩＤ、
１ｌｌｆ、 ＰＣ２Ａ、 ２Ｂ、 ２０．２Ｄ、 ２
］１１ｉ およびフ＃ −マツ）判別部３Ａ 、 ３Ｂ
、 ａｃ 、 ３Ｄ 、 ３Ｋ トチＪｆＩ＃成さ
れ、ループ状に連結されてデータ伝送装置を形成してい
る。
こうしたデータ・ステーションにおいて、ＰＣ２Ａ、
２Ｂ、 ２０．２Ｄ、 ２Ｂからのデータの伝送は、伝
送ステージＨ：／ ＩＡ、 ＩＢ、 １０． ＩＤ、
ＩＢ を通シテ他のデータ・ステーションに送うレル。
２Ｂ、 ２０．２Ｄ、 ２Ｂからのデータの伝送は、伝
送ステージＨ：／ ＩＡ、 ＩＢ、 １０． ＩＤ、
ＩＢ を通シテ他のデータ・ステーションに送うレル。
一方、伝送ステー シ＝ｌ ンＩＡ 、 ＩＢ 、 １
０ 、 ＩＤ 、 ＩＥから人力されたデータは、後に
詳述するがフォーマット判別部３Ａ、 ３Ｂ、 ３０．
３Ｄ、 ３Ｂを通じてＰＣ２Ａ、 ２Ｂ、 ２０．２Ｄ
、 ２Ｋに到達する。
０ 、 ＩＤ 、 ＩＥから人力されたデータは、後に
詳述するがフォーマット判別部３Ａ、 ３Ｂ、 ３０．
３Ｄ、 ３Ｂを通じてＰＣ２Ａ、 ２Ｂ、 ２０．２Ｄ
、 ２Ｋに到達する。
こうした構成において、伝送起動側ＰＣ２Ａから受動側
ｐｃ ２Ｅへとデータを伝送する場合ＰＧ！ ２Ａは第
２図のフローチャートに従い、第３図の起動伝送フォー
マットでデータを作成して伝送する。このデータは、伝
送ステーションＩＡから伝送ステーションＩＥに伝達さ
れる。
ｐｃ ２Ｅへとデータを伝送する場合ＰＧ！ ２Ａは第
２図のフローチャートに従い、第３図の起動伝送フォー
マットでデータを作成して伝送する。このデータは、伝
送ステーションＩＡから伝送ステーションＩＥに伝達さ
れる。
ここで、受動側のフォーマット判別部３Ｅは第５図に示
したフローチャートに従って作動する。まず、ステップ
ｌで相手局より伝送の要求があるとステップ２で起動伝
送フォーマットを受信し、次のステップ３で起動伝送フ
ォーマットと第６図の受動伝送フォーマットを比較判断
する。
したフローチャートに従って作動する。まず、ステップ
ｌで相手局より伝送の要求があるとステップ２で起動伝
送フォーマットを受信し、次のステップ３で起動伝送フ
ォーマットと第６図の受動伝送フォーマットを比較判断
する。
この、ステップ３においては起動局番号ｇと自局番号ｌ
、書き込みまたは読み出しｈと書き込みまたは読み出し
ｂ１データ語数１とデータ語数Ｃ１相手局のメモリアド
レスｊと自局のメモリアドレスｅ、自局のメモリアドレ
スにと相手局のメモリアドレスｄ、および自局の番号１
と相手局番号ａとを各々比較判別する。こうして、各々
のフォーマットの比較要素が全て一致すればステップ４
゜６と進みｐｃ ２ｍへのデータ伝送を行なう。もし、
比較要素の内の１つでも異なる場合にはステップ５側へ
と進みＰＣ２にへのデータ伝送を中止する。
、書き込みまたは読み出しｈと書き込みまたは読み出し
ｂ１データ語数１とデータ語数Ｃ１相手局のメモリアド
レスｊと自局のメモリアドレスｅ、自局のメモリアドレ
スにと相手局のメモリアドレスｄ、および自局の番号１
と相手局番号ａとを各々比較判別する。こうして、各々
のフォーマットの比較要素が全て一致すればステップ４
゜６と進みｐｃ ２ｍへのデータ伝送を行なう。もし、
比較要素の内の１つでも異なる場合にはステップ５側へ
と進みＰＣ２にへのデータ伝送を中止する。
すなわち、受動側のフォーマット判別部３Ｅで、起動側
の起動伝送フォーマットと受動側の受動伝送フォーマッ
トとを比較判断するものである。
の起動伝送フォーマットと受動側の受動伝送フォーマッ
トとを比較判断するものである。
ここで、例えばメモリアドレス等が一致しない場合には
、受動側のＰＣ２Ｂは不要データ、不良データが書き込
まれたり、読み出されたりしないように伝送を拒否する
。こうして、ＰＣ２Ａ、伝送ステーションＩＡ 、 １
ｍの故障等により発生する不良、不要データの書き込み
を防止し、異常動作・異常停止を回避する。
、受動側のＰＣ２Ｂは不要データ、不良データが書き込
まれたり、読み出されたりしないように伝送を拒否する
。こうして、ＰＣ２Ａ、伝送ステーションＩＡ 、 １
ｍの故障等により発生する不良、不要データの書き込み
を防止し、異常動作・異常停止を回避する。
さらに、起動側と受動側とで伝送フォーマットを備える
ことで、前記故障等で相手局の番号を間違って伝送した
場合でも比較機能により誤伝送を防止できる。
ことで、前記故障等で相手局の番号を間違って伝送した
場合でも比較機能により誤伝送を防止できる。
また、複数のデータを伝送する場合にも、このデータ伝
送装置は有効に機能する。
送装置は有効に機能する。
以上の通り本発明によれば各データ・ステーション相互
間でデータ伝送する場合に各起動側の起動伝送フォーマ
ットと各受動側の受動伝送フォーマットを比較判断して
データ伝送することにより、伝送ステーションまたは各
ｐｃの故障等による誤伝送、不良・不要データの書き込
み、読み出しによるＰＣの異常動作・異常停止を防止で
きる。
間でデータ伝送する場合に各起動側の起動伝送フォーマ
ットと各受動側の受動伝送フォーマットを比較判断して
データ伝送することにより、伝送ステーションまたは各
ｐｃの故障等による誤伝送、不良・不要データの書き込
み、読み出しによるＰＣの異常動作・異常停止を防止で
きる。
第１図は従来のデータ伝送装置を示すブロック図、第２
図は同装置の動作を示すフローチャート、第３図は同装
置の起動伝送フォーマットを示す図、第４図は本発明の
一実施例によるデータ伝送装置を示すブロック図、第５
図は同装置の動作を示すフローチャート、第６図は同装
置の受動伝送フォーマットを示す図である。 ＩＡ 、 ＩＢ、 １０． ＩＤ、 ＩＫ・・・伝送ス
テーション、２Ａ。 ２Ｂ 、 ２０ 、２Ｄ 、 ２Ｅｉ・・・プログラマ
ブル・コントローラ（ｐｃ）、３Ａ 、 ３Ｂ 、 ３
０ 、３Ｄ 、 ：化・・・フォーマット判別部。
図は同装置の動作を示すフローチャート、第３図は同装
置の起動伝送フォーマットを示す図、第４図は本発明の
一実施例によるデータ伝送装置を示すブロック図、第５
図は同装置の動作を示すフローチャート、第６図は同装
置の受動伝送フォーマットを示す図である。 ＩＡ 、 ＩＢ、 １０． ＩＤ、 ＩＫ・・・伝送ス
テーション、２Ａ。 ２Ｂ 、 ２０ 、２Ｄ 、 ２Ｅｉ・・・プログラマ
ブル・コントローラ（ｐｃ）、３Ａ 、 ３Ｂ 、 ３
０ 、３Ｄ 、 ：化・・・フォーマット判別部。
Claims (1)
- 【特許請求の範囲】 複数のデータ・ステージ目ンをループ状に接続し、所定
の伝送用フォーマツ）Ｋ基づ（・て前記データ・ステー
ション相互間のデータ伝送を行うデータ伝送装置におい
て、 前記データ・ステーションに予め登録された受動伝送用
フォーマットと起動側のデータ・ステーションからの伝
送データのフォーマ・ントである起動伝送用フォーマッ
トとを比較するフォーマット判別部を備え、前記受動伝
送用フォーマットと前記起動伝送用フォーマットとが一
致した場合のみデータ伝送された伝送データを人力する
ことを”特徴とするデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19663782A JPS5986353A (ja) | 1982-11-09 | 1982-11-09 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19663782A JPS5986353A (ja) | 1982-11-09 | 1982-11-09 | デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986353A true JPS5986353A (ja) | 1984-05-18 |
Family
ID=16361074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19663782A Pending JPS5986353A (ja) | 1982-11-09 | 1982-11-09 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986353A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166759A (en) * | 1981-04-07 | 1982-10-14 | Hitachi Ltd | Controlling method for common input/output bus |
-
1982
- 1982-11-09 JP JP19663782A patent/JPS5986353A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57166759A (en) * | 1981-04-07 | 1982-10-14 | Hitachi Ltd | Controlling method for common input/output bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6850992B2 (en) | Address assignment method for at least one bus device that has recently been connected to a bus system | |
| US5357525A (en) | Multiplex transmission system | |
| KR101412524B1 (ko) | 메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법 | |
| US4825204A (en) | Address setting and data transmission system | |
| JPS5947906B2 (ja) | ル−プ伝送システム | |
| JP3028815B2 (ja) | 携帯可能電子装置の伝送方法と携帯可能電子装置 | |
| US4937816A (en) | Single-channel communication bus system and station for use in such a communication bus system | |
| US5615339A (en) | Online system having session control information table in a host computer for establishing or disconnecting session with multiple terminals in accordance with processing performance | |
| US6604154B1 (en) | Data processing device | |
| JPS5986353A (ja) | デ−タ伝送装置 | |
| US7039693B2 (en) | Technique for validating a re-initialized channel-to-channel connection | |
| US5249182A (en) | Communication bus system with lock/unlock capability | |
| TWI394040B (zh) | Host, memory device, and host access to the memory device | |
| CN111367838B (zh) | 用于检测数据存储系统的方法、设备和数据存储系统 | |
| JPS60246148A (ja) | デ−タ伝送制御方式 | |
| JPH0218623B2 (ja) | ||
| JP4748871B2 (ja) | ワンチップマイクロコントローラシステム | |
| US20040003143A1 (en) | Device connected to a bus and method for operating the device | |
| JPH05265883A (ja) | デュアルポートｒａｍインタフェース方式 | |
| KR950009583B1 (ko) | 엠에스엑스 컴퓨터 네트웍에서 전송라인의 상태를 검사하여 충돌을 인식하는 방법 | |
| JPH0561988A (ja) | 識別システム | |
| JPS58130640A (ja) | 応答電文のチエツク方式 | |
| JPS6144425B2 (ja) | ||
| JPH0324601A (ja) | 制御方法 | |
| JP2983221B2 (ja) | メモリ構成設定方法 |