JPS5986741U - 入力信号検出回路 - Google Patents
入力信号検出回路Info
- Publication number
- JPS5986741U JPS5986741U JP18271182U JP18271182U JPS5986741U JP S5986741 U JPS5986741 U JP S5986741U JP 18271182 U JP18271182 U JP 18271182U JP 18271182 U JP18271182 U JP 18271182U JP S5986741 U JPS5986741 U JP S5986741U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- stage
- flop
- reference clock
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の入力信号検出回路の構成を示すブロック
図、第２図は第１図の各部の信号状態を示す波形図、第
３図は本考案に係わる入力信号検出回路の第１実施例の
構成を示すプロ゛ジク図、第４図は第３図における各部
の信号状態を示す波形図、第５図は本考案に係わる入力
信号検出回路の第２実施例の構成を示すブロック図、第
６図は第５図における各部の信号状態を示す波形図であ
る。 １・・・・・・初段のＤ型フリップフロップ、２・・・
・・・遅延用り型フリップフロップ、３・・・・・・終
段のＤ型、フリップフロップ、４・・・・・・ＡＮＤゲ
ート、５・・・・・・移相用り型フリップフロップ、６
・・・・・・Ｔ型フリップフロップ、７・・・・・・イ
ンバータ、φ亡・・・・第１の基準クロック、ユ２・・
・、・・・第２の基準クロック。 ’２ − −− φ。 φ２ −φ１
− − − −１ １１ ｔ−
図、第２図は第１図の各部の信号状態を示す波形図、第
３図は本考案に係わる入力信号検出回路の第１実施例の
構成を示すプロ゛ジク図、第４図は第３図における各部
の信号状態を示す波形図、第５図は本考案に係わる入力
信号検出回路の第２実施例の構成を示すブロック図、第
６図は第５図における各部の信号状態を示す波形図であ
る。 １・・・・・・初段のＤ型フリップフロップ、２・・・
・・・遅延用り型フリップフロップ、３・・・・・・終
段のＤ型、フリップフロップ、４・・・・・・ＡＮＤゲ
ート、５・・・・・・移相用り型フリップフロップ、６
・・・・・・Ｔ型フリップフロップ、７・・・・・・イ
ンバータ、φ亡・・・・第１の基準クロック、ユ２・・
・、・・・第２の基準クロック。 ’２ − −− φ。 φ２ −φ１
− − − −１ １１ ｔ−
Claims (1)
- 【実用新案登録請求の範囲】 入力端子に供給される２値信号を第１の基準クーロツク
に同期して読込む初段のフリップフロップと； 互いに従属接続され、かつ前記初段のフリップフロップ
の２値出力を、前記第１の基準クロックに同期して順次
シフＩ・する第１段〜第Ｎ段からなるＮ個の遅延用フリ
ップフロップと； 前記Ｎ段目の遅延用フリップフロップの２値出力を、前
記第１の基準クロックに同期して読込む終段のフリップ
フロップと； 前記Ｎ段目の遅延用フリップフロップの２値出力を、前
記第１の基準クロックと異なるエツジタ、１゛ミングを
、前記第１の基準クロックの各周期途中に有する第゛２
の基準クロックに同期して読込むＳ相用フリップフロッ
プと； 前記初段及び１〜（Ｎ−１）段目のフリップフロップの
各非反転出力と、前記終段のフリップフロップの反転出
力と、前記移相用フリップフロップの非反転出力との論
理積を得る論理ゲートとを備え； 前記入力端子の２値信号の論理状態が、前記第１の基準
クロックの周期のＮ倍以上に“１゛のときに限り、前記
論理ゲートから所定幅の検出パル゛ スを得るように構
成したことを特徴とする入力信号検出回路。 、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18271182U JPS5986741U (ja) | 1982-12-02 | 1982-12-02 | 入力信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18271182U JPS5986741U (ja) | 1982-12-02 | 1982-12-02 | 入力信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986741U true JPS5986741U (ja) | 1984-06-12 |
Family
ID=30395613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18271182U Pending JPS5986741U (ja) | 1982-12-02 | 1982-12-02 | 入力信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986741U (ja) |
-
1982
- 1982-12-02 JP JP18271182U patent/JPS5986741U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2619448B2 (ja) | ディジタル式位相比較回路 | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| JP2690516B2 (ja) | リングカウンタ | |
| JPS6333376Y2 (ja) | ||
| JPS60227520A (ja) | ２／３分周回路 | |
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS62101198U (ja) | ||
| JPS5942649U (ja) | カウンタ | |
| JPS6210529U (ja) | ||
| JPS61128841U (ja) | ||
| JPS63313919A (ja) | 並一直変換装置 | |
| JPS59143149U (ja) | 積分判定回路 | |
| JPH0345300U (ja) | ||
| JPS6438853U (ja) | ||
| JPS60636U (ja) | 乗算回路 | |
| JPS59149724U (ja) | Ｄａ変換器 | |
| JPH03192815A (ja) | ２相クロックの位相補正装置 | |
| JPS61105959U (ja) | ||
| JPH0523632U (ja) | ３分の１分周回路 | |
| JPS6059186U (ja) | １秒タイマ | |
| JPS58538U (ja) | デ−タ速度変換回路 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS599638U (ja) | 簡易形ｄ／ａ変換器 |