JPH0345300U - - Google Patents

Info

Publication number
JPH0345300U
JPH0345300U JP10639489U JP10639489U JPH0345300U JP H0345300 U JPH0345300 U JP H0345300U JP 10639489 U JP10639489 U JP 10639489U JP 10639489 U JP10639489 U JP 10639489U JP H0345300 U JPH0345300 U JP H0345300U
Authority
JP
Japan
Prior art keywords
clock
circuit
gate
transfer circuit
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10639489U
Other languages
English (en)
Other versions
JPH0749680Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1989106394U priority Critical patent/JPH0749680Y2/ja
Publication of JPH0345300U publication Critical patent/JPH0345300U/ja
Application granted granted Critical
Publication of JPH0749680Y2 publication Critical patent/JPH0749680Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Shift Register Type Memory (AREA)
  • Pulse Circuits (AREA)

Description

【図面の簡単な説明】 第１図は、本考案のシフトレジスタの駆動回路
を示す回路図、第２図は、従来回路を示す回路図
、第３図は、第１図及び第２図のシフトレジスタ
内部における遅延型フリツプフロツプの構成を示
す回路図、第４図は、第１図及び第２図のクロツ
ク発生回路におけるクロツクの発生タイミングを
示すタイミングチヤートである。 １……クロツク発生回路、５……シフトレジス
タ、６，７，９，１０……クロツクライン、１２
……第１の転送回路、１７……第２の転送回路、
３４，３５，３６，３７……インバータ。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 第１のクロツクに基づいてデータを入出力
    又は保持する第１の転送回路、及び第２のクロツ
    クに基づいて前記第１の転送回路からのデータを
    入出力又は保持する第２の転送回路を含む遅延型
    フリツプフロツプを、複数段設けて成るシフトレ
    ジスタと、 前記第１のクロツク及び前記第２のクロツクを
    発生するクロツク発生回路と、 前記第１のクロツクに基づくクロツクを複数段
    の前記遅延型フリツプフロツプの前記第１の転送
    回路に印加するための第１のクロツクラインと、 前記第２のクロツクに基づくクロツクを複数段
    の前記遅延型フリツプフロツプの前記第２の転送
    回路に印加するための第２のクロツクラインと、 を備えたシフトレジスタの駆動回路において、 前記第１のクロツクライン及び前記第２のクロ
    ツクラインが前記クロツク発生回路の出力から前
    記シフトレジスタの出力へ向かうに従い、前記第
    １の転送回路及び前記第２の転送回路が夫々前記
    第１のクロツク及び前記第２のクロツクによつて
    同時に入出力状態となるのを禁止する禁止回路を
    備えたことを特徴とするシフトレジスタの駆動回
    路。 (2) 前記クロツク発生回路は、基準クロツクの
    反転が一方の入力端子に印加される第１の論理和
    ゲートと、前記基準クロツクが一方の入力端子に
    印加される第２の論理和ゲートより成り、前記第
    １の論理和ゲートの出力端子は前記第１のクロツ
    クライン及び前記第２の論理和ゲートの他方の入
    力端子と接続され、且つ前記第２の論理和ゲート
    の出力端子は前記第２のロツクライン及び前記第
    １の論理和ゲートの他方の入力端子と接続された
    ことを特徴とする請求項(1)記載のシフトレジス
    タの駆動回路。 (3) 前記禁止回路は、前記第１のクロツク及び
    前記第２のクロツクの発生タイミングを遅延する
    手段より成り、前記第１の論理和ゲートの出力端
    子と前記第２の論理和ゲートの他方の入力端子と
    の間、及び前記第２の論理和ゲートの出力端子と
    前記第１の論理和ゲートの他方の入力端子との間
    に介挿されることを特徴とする請求項(2)記載の
    シフトレジスタの駆動回路。
JP1989106394U 1989-09-11 1989-09-11 シフトレジスタの駆動回路 Expired - Lifetime JPH0749680Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989106394U JPH0749680Y2 (ja) 1989-09-11 1989-09-11 シフトレジスタの駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989106394U JPH0749680Y2 (ja) 1989-09-11 1989-09-11 シフトレジスタの駆動回路

Publications (2)

Publication Number Publication Date
JPH0345300U true JPH0345300U (ja) 1991-04-25
JPH0749680Y2 JPH0749680Y2 (ja) 1995-11-13

Family

ID=31655124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989106394U Expired - Lifetime JPH0749680Y2 (ja) 1989-09-11 1989-09-11 シフトレジスタの駆動回路

Country Status (1)

Country Link
JP (1) JPH0749680Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399399U (ja) * 1986-12-18 1988-06-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399399U (ja) * 1986-12-18 1988-06-28

Also Published As

Publication number Publication date
JPH0749680Y2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
JPH02141135U (ja)
US4799040A (en) Data conversion circuit
JPH0528289A (ja) レジスタ制御回路
JPS6179318A (ja) フリツプフロツプ回路
JPH0349698U (ja)
JP2565144B2 (ja) 直並列変換器
JPH0193928A (ja) ダイナミック方式プログラマブルロジックアレイ
JPH11150458A (ja) 半導体装置
JPH0749680Y2 (ja) シフトレジスタの駆動回路
JPS62126717A (ja) 直並列変換回路
JPH02105396A (ja) シフトレジスタ
JPS58141631U (ja) 主副フリツプフロツプ回路
JPH0731628Y2 (ja) パルス発生回路
JPS60109102U (ja) デジタル制御回路
JPS62109522U (ja)
JPS5986741U (ja) 入力信号検出回路
JPS6181223U (ja)
JPS642247B2 (ja)
JPH01260528A (ja) 状態遷移装置
JPH01236498A (ja) シフトレジスタ回路
JPH03216898A (ja) 集積回路
JPS61160556U (ja)
JPS62161399U (ja)
JPS62139133U (ja)
JPS63169713U (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term