JPS598844B2 - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS598844B2 JPS598844B2 JP53133880A JP13388078A JPS598844B2 JP S598844 B2 JPS598844 B2 JP S598844B2 JP 53133880 A JP53133880 A JP 53133880A JP 13388078 A JP13388078 A JP 13388078A JP S598844 B2 JPS598844 B2 JP S598844B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- request signal
- transfer
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明はバスで接続された２つのデータ処理装置間のデ
ータ転送方式に関し、特に互に独立して動作している２
つのデータ処理装置の間においてデータ転送を行なう場
合に、あらかじめデータ転送要求信号を転送し、それか
らデータ転送を行なうようにしたものに関するＯ従来、
互に独立して動作している２つのデータ処理装置の間で
データ転送を行なうとき、そのデータ転送用の機構を簡
略化したものとして、次のようなデータ転送方式が行な
われていた。
ータ転送方式に関し、特に互に独立して動作している２
つのデータ処理装置の間においてデータ転送を行なう場
合に、あらかじめデータ転送要求信号を転送し、それか
らデータ転送を行なうようにしたものに関するＯ従来、
互に独立して動作している２つのデータ処理装置の間で
データ転送を行なうとき、そのデータ転送用の機構を簡
略化したものとして、次のようなデータ転送方式が行な
われていた。
即ち、２つのデータ処理装置Ａ、Ｂ間において、Ａから
Ｂに対してデータを転送したいとき、または逆にＡがＢ
からデータを受信したいときには、あらかじめ設定した
クロックのタイミングにしたがつてそのデータの送受信
を行なつていた。
Ｂに対してデータを転送したいとき、または逆にＡがＢ
からデータを受信したいときには、あらかじめ設定した
クロックのタイミングにしたがつてそのデータの送受信
を行なつていた。
し力化ながら、例えばＲＯＭに書込まれたプログラムに
変更が生じその一方のデータ処理装置があらかじめ設定
されたタイミングにデータを送受信することができなく
なると、他の装置もこれに応じてタイミング・クロック
回路等を変更しなければならない。また、この方法では
データ転送の要求に周期性がない場合や装置間に多種類
のデータを転送したい場合には、クロック発生回路が非
常に複雑になる等の欠点が存在する。
変更が生じその一方のデータ処理装置があらかじめ設定
されたタイミングにデータを送受信することができなく
なると、他の装置もこれに応じてタイミング・クロック
回路等を変更しなければならない。また、この方法では
データ転送の要求に周期性がない場合や装置間に多種類
のデータを転送したい場合には、クロック発生回路が非
常に複雑になる等の欠点が存在する。
Ｊ したがつて、本発明は、以上の如き問題点を改善し
たデータ転送方式を提供することを目的とするものであ
り、そのために互に独立゛してデータ処理を行なう複数
のデータ処理装置間にデータ転送を行なう場合において
、上記装置にデータの送受； 信を行なう信号を発生す
る要求信号発生部と、送受信すべきデータを指示する信
号を発生する要求信号コータと、送信された信号を受信
すべきデー夕受信部と、他方の装置の上記要求信号発生
部から送出された信号を受信する要求信号受信部と、該
他方の装置の上記要求信号コータから送信された信号を
解読するデコーダと、該デコーダの指示に応じたデータ
を送信する転送データ部と、送信された信号を受信すべ
きデータ受信部とを具備し、上記複数のデータ処理装置
は二系のバスに分散配置され該バス間を接続制御するバ
ス制御回路を設け、該バス制御回路を上記要求信号の指
示に応じて制御するように構成したことを特徴とする。
たデータ転送方式を提供することを目的とするものであ
り、そのために互に独立゛してデータ処理を行なう複数
のデータ処理装置間にデータ転送を行なう場合において
、上記装置にデータの送受； 信を行なう信号を発生す
る要求信号発生部と、送受信すべきデータを指示する信
号を発生する要求信号コータと、送信された信号を受信
すべきデー夕受信部と、他方の装置の上記要求信号発生
部から送出された信号を受信する要求信号受信部と、該
他方の装置の上記要求信号コータから送信された信号を
解読するデコーダと、該デコーダの指示に応じたデータ
を送信する転送データ部と、送信された信号を受信すべ
きデータ受信部とを具備し、上記複数のデータ処理装置
は二系のバスに分散配置され該バス間を接続制御するバ
ス制御回路を設け、該バス制御回路を上記要求信号の指
示に応じて制御するように構成したことを特徴とする。
本発明を一実施例により詳述するに先立ちその動作原理
を第１図及び第２図にもとづき説明する。図中、１は要
求信号発生部、２は要求信号コータ、３は転送データ部
、４はデータ受信レジスタ、５は要求信号受信部、６は
デコーダ、７は転送データ部、８はデータ受信レジスタ
、９はデータ・バス、１０はデータ転送要求信号線であ
る。第１図においては、データ処理装置Ａからデータ処
理装置Ｂに対するデータの送受信はいずれもデータ処理
装置ＡにおいてＦｈｌ脚されるように構成されている。
要求信号発生部１は、第２図イに示す如きデータ転送要
求信号ａを発生して要求信号受信部５ｉこ送信するとき
は、データ処理装置Ａがデータ処理装置Ｂに対しデータ
転送を要求するものである。このとき、上記データ転送
要求信号ａが、データ転送要求信号線１０を経由して送
信されている時刻ｔ１乃至時刻Ｔ２の期間に、上記デー
タ処理装置Ａは要求信号コータ２から、第２図口に示す
如き転送データ指示信号ｂ１を、バス９を経由して、デ
ータ処理装置Ｂに対し送出する。
を第１図及び第２図にもとづき説明する。図中、１は要
求信号発生部、２は要求信号コータ、３は転送データ部
、４はデータ受信レジスタ、５は要求信号受信部、６は
デコーダ、７は転送データ部、８はデータ受信レジスタ
、９はデータ・バス、１０はデータ転送要求信号線であ
る。第１図においては、データ処理装置Ａからデータ処
理装置Ｂに対するデータの送受信はいずれもデータ処理
装置ＡにおいてＦｈｌ脚されるように構成されている。
要求信号発生部１は、第２図イに示す如きデータ転送要
求信号ａを発生して要求信号受信部５ｉこ送信するとき
は、データ処理装置Ａがデータ処理装置Ｂに対しデータ
転送を要求するものである。このとき、上記データ転送
要求信号ａが、データ転送要求信号線１０を経由して送
信されている時刻ｔ１乃至時刻Ｔ２の期間に、上記デー
タ処理装置Ａは要求信号コータ２から、第２図口に示す
如き転送データ指示信号ｂ１を、バス９を経由して、デ
ータ処理装置Ｂに対し送出する。
該転送データ指示信号ｂ１は転送すべきデータの指示が
、例えばコード化されて与えられている。上記データ処
理装置Ｂは、上記転送データ指示信号ｂ１の内容をデコ
ーダ６により解読する。
、例えばコード化されて与えられている。上記データ処
理装置Ｂは、上記転送データ指示信号ｂ１の内容をデコ
ーダ６により解読する。
この転送データ指示信号ｂ１を受信しつつそのデータ転
送のための準備を行なうものである。そして時刻Ｔ２乃
至Ｔ３の期間において、上記転送データ指示信号ｂ１に
より指示されたデータＢ２をその転送データ部７から送
出する。かくしてデータ処理装置Ａでは、該転送データ
部７から送出されたデータＢ２をデータ受信レジスタ４
に格納することになる。逆に、データ処理装置ＡがＢに
対してデータを送信する場合には、第２図ハに示す如く
、データ送出表示信号Ｃを上記要求信号発生部１から上
記要求信号受信部５に対し、データ転送要求信号線１０
を経由して伝達する。
送のための準備を行なうものである。そして時刻Ｔ２乃
至Ｔ３の期間において、上記転送データ指示信号ｂ１に
より指示されたデータＢ２をその転送データ部７から送
出する。かくしてデータ処理装置Ａでは、該転送データ
部７から送出されたデータＢ２をデータ受信レジスタ４
に格納することになる。逆に、データ処理装置ＡがＢに
対してデータを送信する場合には、第２図ハに示す如く
、データ送出表示信号Ｃを上記要求信号発生部１から上
記要求信号受信部５に対し、データ転送要求信号線１０
を経由して伝達する。
該データ送出表示信号Ｃは時刻ｔ１からＴ２まで継続さ
れる。そして上記データ送出表示信号Ｃが送出される時
刻ｔ１から時刻Ｔ２までの期間に、送出するデータを指
示する送出データ指示信号ｄ１が要求信号コータ２から
データ・バス９を経由してデータ処理装置Ｂに伝達され
る。該送出データ指示信号ｄ１は送出するデータの指示
が、例えばコード化されて与えられている。上記送出デ
ータ指示信号ｄ１の内容はデコーダ６により解読される
。
れる。そして上記データ送出表示信号Ｃが送出される時
刻ｔ１から時刻Ｔ２までの期間に、送出するデータを指
示する送出データ指示信号ｄ１が要求信号コータ２から
データ・バス９を経由してデータ処理装置Ｂに伝達され
る。該送出データ指示信号ｄ１は送出するデータの指示
が、例えばコード化されて与えられている。上記送出デ
ータ指示信号ｄ１の内容はデコーダ６により解読される
。
また上記送出データ指示信号ｄ１を受信しつつ、そのデ
ータ受信のための準備を行なうものである。そして上記
送出データ指示信号ｄ１に引続いて時刻Ｔ２乃至Ｔ３の
期間に、データ処理装置Ａの転送データ部３に格納され
ている、上記送出データ指示信号ｄ１により指示された
データが、データ・バス９を経由して送出され、データ
受信レジスタ８に格納されることになるｏ第１図に示し
た本発明の原理図においては、２つのデータ処理装置間
におけるデータの送受信の指令はいずれもデータ処理装
置Ａにより行なわれていたが、２つのデータ処理装置の
いずれからでもデータ送受信を指令できる本発明の構成
原理図を第３図について説明する。
ータ受信のための準備を行なうものである。そして上記
送出データ指示信号ｄ１に引続いて時刻Ｔ２乃至Ｔ３の
期間に、データ処理装置Ａの転送データ部３に格納され
ている、上記送出データ指示信号ｄ１により指示された
データが、データ・バス９を経由して送出され、データ
受信レジスタ８に格納されることになるｏ第１図に示し
た本発明の原理図においては、２つのデータ処理装置間
におけるデータの送受信の指令はいずれもデータ処理装
置Ａにより行なわれていたが、２つのデータ処理装置の
いずれからでもデータ送受信を指令できる本発明の構成
原理図を第３図について説明する。
第３図では、２つのデータ処理装置Ｃ及びＤの両方とも
に、要求信号発生部１１，１１′、要求信号受信部１２
，１２′、要求信号コータ１３，１３１１デコーダ１４
，１４″、転送データ部１５，１５′、データ受信レジ
スタ１６，１６７がそれぞれ設けられている。
に、要求信号発生部１１，１１′、要求信号受信部１２
，１２′、要求信号コータ１３，１３１１デコーダ１４
，１４″、転送データ部１５，１５′、データ受信レジ
スタ１６，１６７がそれぞれ設けられている。
いま、データ処理装置Ｃが、データ処理装置Ｄからデー
タ転送を求めるときは、第２図イのａに示す如きデータ
転送要求信号を送出し、データ処理装置Ｄに対してデー
タ送出する場合には、第２図ハのＣに示す如きデータ送
出表示信号を送出する０また、逆にデータ処理装置Ｄが
、データ処理装置Ｃからデータ転送を求めるときは、同
様にして、第２図イのａに示す如きデータ転送要求信号
を送出し、データ処理装置Ｃに対してデータ送出する場
合には、これまた同様にして、第２図ハのＣに示す如き
データ送出表示信号を送出する。
タ転送を求めるときは、第２図イのａに示す如きデータ
転送要求信号を送出し、データ処理装置Ｄに対してデー
タ送出する場合には、第２図ハのＣに示す如きデータ送
出表示信号を送出する０また、逆にデータ処理装置Ｄが
、データ処理装置Ｃからデータ転送を求めるときは、同
様にして、第２図イのａに示す如きデータ転送要求信号
を送出し、データ処理装置Ｃに対してデータ送出する場
合には、これまた同様にして、第２図ハのＣに示す如き
データ送出表示信号を送出する。
これらによりデータ処理装置Ｃ及びＤは、第１図及び第
２図について説明した場合と同様にして指示されたデー
タの伝送を行なうことができる。
２図について説明した場合と同様にして指示されたデー
タの伝送を行なうことができる。
本発明の上記の如き原理を適用した本発明の実施例を第
４図乃至第６図にもとづき説明する。第４図では、４個
のデータ処理装置Ａ′，ＢＩ，Ｅ，Ｆにおいて、データ
処理装置Ａ７及びＢ！のデータ・バス１７，１７７間に
バス制御回路１８が配置している。データ処理装置Ａ′
とＥはデータ・バス１７により、データ処理装置ＢＩ（
５Ｆとはデータ・バス１７１により、それぞれ互いにデ
ータ転送が自由にできるように構成されている。しかし
ながら、データ処理装置Ａ′とＢＩ間は、その間のデー
タ・バスをデータ転送以外の目的に使用するような場合
、該データ・バスが常に導通状態にあるとデータの混信
が生じることがある。したがつて、このような場合は、
データ・バス１７，１７！にバス制御回路１８を設けて
通常はデータ・バス１７，１７！間は非導通状態におき
、データ処理装置Ａ′，Ｂ！間にデータ転送要求があつ
たときのみ該バス制御回路１８を導通状態に制御する必
要がある。
４図乃至第６図にもとづき説明する。第４図では、４個
のデータ処理装置Ａ′，ＢＩ，Ｅ，Ｆにおいて、データ
処理装置Ａ７及びＢ！のデータ・バス１７，１７７間に
バス制御回路１８が配置している。データ処理装置Ａ′
とＥはデータ・バス１７により、データ処理装置ＢＩ（
５Ｆとはデータ・バス１７１により、それぞれ互いにデ
ータ転送が自由にできるように構成されている。しかし
ながら、データ処理装置Ａ′とＢＩ間は、その間のデー
タ・バスをデータ転送以外の目的に使用するような場合
、該データ・バスが常に導通状態にあるとデータの混信
が生じることがある。したがつて、このような場合は、
データ・バス１７，１７！にバス制御回路１８を設けて
通常はデータ・バス１７，１７！間は非導通状態におき
、データ処理装置Ａ′，Ｂ！間にデータ転送要求があつ
たときのみ該バス制御回路１８を導通状態に制御する必
要がある。
上記バス制御回路１８は、例えば第６図に示す如き、バ
ス・ ドライバーが使用される。
ス・ ドライバーが使用される。
該バス・ドライバーは、互に逆向きに接続されたドライ
バー回路１９，１ぎと２個のゲート２０，２０１で構成
され、ゲートの出力信号Ｇ，及びＧ２をドライバー回路
の制御端子に印加することにより、出力が制御される。
各ドライバー回路１９及ひ１９７は制御信号として論理
「１」を印カロすれば導通状態になり、論理「Ｏ」を印
加すれば非導通状態になる。それ故、ゲート信号Ｇ］が
「１」すなわち外部制御信号Ｅ，，Ｅ２がともに「０」
のときはＡ７→Ｂ′方向に、ゲート信号Ｇ２が「１」す
なわちＥ１が「Ｏ」でＥ２が「１」のときはＢ′→Ａ！
方向にそれぞれ導通する。またＥ］が「１」のときは！
の信号にかｆ５かわらずＧｌ，Ｇ２とも０になり、この
ときはＡＩとＢ７の間は遮断伏態になる。
バー回路１９，１ぎと２個のゲート２０，２０１で構成
され、ゲートの出力信号Ｇ，及びＧ２をドライバー回路
の制御端子に印加することにより、出力が制御される。
各ドライバー回路１９及ひ１９７は制御信号として論理
「１」を印カロすれば導通状態になり、論理「Ｏ」を印
加すれば非導通状態になる。それ故、ゲート信号Ｇ］が
「１」すなわち外部制御信号Ｅ，，Ｅ２がともに「０」
のときはＡ７→Ｂ′方向に、ゲート信号Ｇ２が「１」す
なわちＥ１が「Ｏ」でＥ２が「１」のときはＢ′→Ａ！
方向にそれぞれ導通する。またＥ］が「１」のときは！
の信号にかｆ５かわらずＧｌ，Ｇ２とも０になり、この
ときはＡＩとＢ７の間は遮断伏態になる。
ここでデータ処理装置Ａ７及びＢＩは第３図に示すデー
タ処理装置Ｃ及びＤの如きもので構成されているとき、
第２図イのａ！及びハのｃと同様の信号である第５図イ
のａｌ及びハのｃ！がデータ処理装置Ａ′からＢ７に送
出されると同時に、バスドライバーの外部制御端子Ｅ２
に印加され、さらに第５図ホに示す如き制御信号ｇをＥ
２に印加する様にすれば、バスの導通、非導通の制御を
行なうことができる。
タ処理装置Ｃ及びＤの如きもので構成されているとき、
第２図イのａ！及びハのｃと同様の信号である第５図イ
のａｌ及びハのｃ！がデータ処理装置Ａ′からＢ７に送
出されると同時に、バスドライバーの外部制御端子Ｅ２
に印加され、さらに第５図ホに示す如き制御信号ｇをＥ
２に印加する様にすれば、バスの導通、非導通の制御を
行なうことができる。
そして、第２図口及び二に示した転送データ指示信号ｂ
１及び送出データ指示信号ｄ１と同様の信号Ｂ，７及び
Ｄ，′の信号に引継いて、第２図口及び二に示した、デ
ータＢ２及びＤ２と同様の信号Ｂ２７及びＤ２′が伝達
されることになる。以上説明した如く、本発明によれば
、データ転送要求信号を設け、さらにバスにデータの種
類をコード化したものを送出した後に実際に転送するデ
ータを送出することによつて、回路変更による大幅修正
を行なうことなく、しかも簡単なりロツク回路で多様な
データを転送することができる。
１及び送出データ指示信号ｄ１と同様の信号Ｂ，７及び
Ｄ，′の信号に引継いて、第２図口及び二に示した、デ
ータＢ２及びＤ２と同様の信号Ｂ２７及びＤ２′が伝達
されることになる。以上説明した如く、本発明によれば
、データ転送要求信号を設け、さらにバスにデータの種
類をコード化したものを送出した後に実際に転送するデ
ータを送出することによつて、回路変更による大幅修正
を行なうことなく、しかも簡単なりロツク回路で多様な
データを転送することができる。
第１図は本発明の原理説明図、第２図は第１図の動作説
明図、第３図は本発明の構成原理図、第４図は本発明の
一実施例構成図、第５図は動作説明図、第６図はバス匍
脚回路の説明図である。
明図、第３図は本発明の構成原理図、第４図は本発明の
一実施例構成図、第５図は動作説明図、第６図はバス匍
脚回路の説明図である。
Claims (1)
- １ 互に独立してデータ処理を行なう複数のデータ処理
装置間にデータ転送を行なう場合において、上記装置に
データの送受信を行なう信号を発生する要求信号発生部
と、送受信すべきデータを指示する信号を発生する要求
信号コーダと、送信された信号を受信すべきデータ受信
部と、他方の装置の上記要求信号発生部から送出された
信号を受信する要求信号受信部と、該他方の装置の上記
要求信号コーダから送信された信号を解読するデコーダ
と、該デコーダの指示に応じたデータを送信する転送デ
ータ部と、送信された信号を受信すべきデータ受信部と
を具備し、上記複数のデータ処理装置は二系のバスに分
散配置され該バス間を接続制御するバス制御回路を設け
、該バス制御回路を上記要求信号の指示に応じて制御す
るように構成したことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133880A JPS598844B2 (ja) | 1978-10-31 | 1978-10-31 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133880A JPS598844B2 (ja) | 1978-10-31 | 1978-10-31 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5561836A JPS5561836A (en) | 1980-05-09 |
| JPS598844B2 true JPS598844B2 (ja) | 1984-02-28 |
Family
ID=15115232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53133880A Expired JPS598844B2 (ja) | 1978-10-31 | 1978-10-31 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598844B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888832U (ja) * | 1981-12-10 | 1983-06-16 | 株式会社クボタ | 茎稈結束装置 |
| JPS60116252A (ja) * | 1983-11-28 | 1985-06-22 | Canon Inc | デ−タ通信装置 |
| JPS61212148A (ja) * | 1985-03-15 | 1986-09-20 | Matsushita Electric Ind Co Ltd | 入出力制御装置 |
| JP2748359B2 (ja) * | 1986-08-01 | 1998-05-06 | 株式会社日立製作所 | 並列プロセッサシステムおよび並列プロセッサによる複数の命令列の実行方法 |
-
1978
- 1978-10-31 JP JP53133880A patent/JPS598844B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5561836A (en) | 1980-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| KR850007129A (ko) | 버스제어수단을 갖춘 마이크로 컴퓨터 시스템 | |
| US4314164A (en) | Computer channel access circuit for multiple input-output devices | |
| KR940012160A (ko) | 확장가능한 중앙 처리 장치 | |
| JPS598844B2 (ja) | デ−タ転送方式 | |
| KR960032155A (ko) | 키 입력 처리 회로 | |
| KR890005154B1 (ko) | 쿼드유와트 칩 선택제어회로 | |
| SU1649540A1 (ru) | Микропрограммное устройство управлени | |
| SU739511A1 (ru) | Устройство дл сопр жени | |
| KR100225873B1 (ko) | 로봇제어기의 프로세서 사이의 동기통신방법 및 장치 | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| KR900002715B1 (ko) | 데이타 상호전송을 위한 램공유회로 | |
| SU608151A1 (ru) | Устройство дл сопр жени цифровых вычислительных машин | |
| KR960003994Y1 (ko) | 휴대용 통신기기의 데이타 세팅장치 | |
| JPH04131908A (ja) | Ｉ／ｏユニット | |
| KR19990038489A (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| KR950002865Y1 (ko) | 모뎀 신호를 이용한 지점대 다지점 전송제어 회로 | |
| JPS60209864A (ja) | デ−タ伝送用回路装置 | |
| JPH0813042B2 (ja) | 方向制御方式 | |
| JPH0594412A (ja) | 計算機間通信方式 | |
| JPH0434187B2 (ja) | ||
| JPH01238339A (ja) | シリアルインターフェイス | |
| JPS62283741A (ja) | 通信装置 | |
| JPS5864530A (ja) | デ−タ転送システム | |
| JPH0564826B2 (ja) |