JPS5989003A - 厚膜多層回路およびその製造方法 - Google Patents
厚膜多層回路およびその製造方法Info
- Publication number
- JPS5989003A JPS5989003A JP57197478A JP19747882A JPS5989003A JP S5989003 A JPS5989003 A JP S5989003A JP 57197478 A JP57197478 A JP 57197478A JP 19747882 A JP19747882 A JP 19747882A JP S5989003 A JPS5989003 A JP S5989003A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thick film
- layer
- paste
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、配線導体および必要に応じ抵抗体、ｄ′４体
をも多層化した厚膜回路に係り、特に共振回路を有する
厚膜多層混取集禎回路およびその製造方法に関する。
をも多層化した厚膜回路に係り、特に共振回路を有する
厚膜多層混取集禎回路およびその製造方法に関する。
近年、ＵＨＦ帯の発振器において、音響表面波（８ＡＷ
）素子を・共振器とした発振器、同軸共振器を装着した
発振器等が使用されて、きているが、耐震性を考慮した
場合、マイクロストＩＪツブ称路の共振回路による発振
器が主流である。しかし、このような周波数帯では、例
えば発振周波数ＩＧ１ Ｍｚ程度の発振器においては、７波長あるいはＴ波長の
マイクロストリップ線路共振器は大型になり、小型化に
対する強い要請に応じられない。このため、その表面に
印刷法や蒸着法で回路を形成するところの基板には、誘
電率の大きいセラミック基板が用いられる傾向にある。
）素子を・共振器とした発振器、同軸共振器を装着した
発振器等が使用されて、きているが、耐震性を考慮した
場合、マイクロストＩＪツブ称路の共振回路による発振
器が主流である。しかし、このような周波数帯では、例
えば発振周波数ＩＧ１ Ｍｚ程度の発振器においては、７波長あるいはＴ波長の
マイクロストリップ線路共振器は大型になり、小型化に
対する強い要請に応じられない。このため、その表面に
印刷法や蒸着法で回路を形成するところの基板には、誘
電率の大きいセラミック基板が用いられる傾向にある。
すなわぢ、比誘電率がεｒの基板を用いた場合、εγと
基板の厚み１（オよび線路幅Ｗで失望る実効比誘電率ε
ｅｆｆにより、波長が真空中での波長の” ／ＪＴ；’
Ｔｉ’になるという波長短縮効果を利用して回路の小型
化が図られていもこの場合、ｊａｎδ等の他の緒特性に
ついても優れている高誘電率セラミック基板でなければ
ならないことは言うまでもない。ところで、例えばｔａ
ｎδ〈０．００１を満すセラミックの比ｇｔ率はたか、
だか１００程度であり、アルミナ・セラミック基板を用
いた場合に比較すれば小型化が図られるものの、大幅な
小型化が達成できているとは言い離ぐ、可搬型の無線機
等ζこ用いられる発振器においては一層の小型化が要ｄ
青されている。一方、共振回路以外の信号線路では、特
性インピーダンスが５０９あるいはそれ以上である必要
が回路設計上生じる。線路幅は特性インピーダンスが太
きいものほど小ざくなり、これはまた基板の誘電率が大
きくなるほど細線化する。導体配線の、ＩＩＢぷ化は回
路の小型化に寄与するものの、厚膜回路においては印刷
技術の限界による細線化の限庶がある。「なわぢ従来の
厚膜回路技術によれば、１史用できる基板の誘電率に関
する一ヒ限が存在する。
基板の厚み１（オよび線路幅Ｗで失望る実効比誘電率ε
ｅｆｆにより、波長が真空中での波長の” ／ＪＴ；’
Ｔｉ’になるという波長短縮効果を利用して回路の小型
化が図られていもこの場合、ｊａｎδ等の他の緒特性に
ついても優れている高誘電率セラミック基板でなければ
ならないことは言うまでもない。ところで、例えばｔａ
ｎδ〈０．００１を満すセラミックの比ｇｔ率はたか、
だか１００程度であり、アルミナ・セラミック基板を用
いた場合に比較すれば小型化が図られるものの、大幅な
小型化が達成できているとは言い離ぐ、可搬型の無線機
等ζこ用いられる発振器においては一層の小型化が要ｄ
青されている。一方、共振回路以外の信号線路では、特
性インピーダンスが５０９あるいはそれ以上である必要
が回路設計上生じる。線路幅は特性インピーダンスが太
きいものほど小ざくなり、これはまた基板の誘電率が大
きくなるほど細線化する。導体配線の、ＩＩＢぷ化は回
路の小型化に寄与するものの、厚膜回路においては印刷
技術の限界による細線化の限庶がある。「なわぢ従来の
厚膜回路技術によれば、１史用できる基板の誘電率に関
する一ヒ限が存在する。
これに対し、アルミナを主取分とするクリーン・シート
（未焼結板）に導体ペーストを印刷、乾燥して構成１−
るいわゆるクリーン・シート法は、微細で高密度な配線
導体を形成するのに遠しでいるっすなイつち、これは印
刷したペースト甲の溶剤力ｊグリーン・シート中に浸み
込むため、印刷したペーストはたれ、にじろを生じず、
才た、クリーン・シートは焼結時にシートが１０〜２０
％収縮するという２点による。しかし、アルミナのクリ
ーン・シートは１５００〜１６００℃で焼結させるため
、導体には焼結時変質しないタンクステン、モｌ」フ゛
デン、マンガンなどの高融点金属を用ｌ／）さるをイ尋
なｌ／）。これらの金属は金、＃！、、、ｕラジウム等
【と比し比抵抗が太キ＜、高いＱが要求される共振回路
の導体材料としてはとうてい使用できなｌ／）。また、
アルミナ・セラミックの比誘電率はせ（、ｓぜＧ）１０
である力）ら、波長短縮効果も大きくない。さらに、抵
抗体を多層構造の内層に設けるとグリーン・シート焼結
時に変質するため、多層回路ではり１ノーン・シートを
焼結してから最上層に抵抗体をＪｌ成せざるを得なかっ
た。
（未焼結板）に導体ペーストを印刷、乾燥して構成１−
るいわゆるクリーン・シート法は、微細で高密度な配線
導体を形成するのに遠しでいるっすなイつち、これは印
刷したペースト甲の溶剤力ｊグリーン・シート中に浸み
込むため、印刷したペーストはたれ、にじろを生じず、
才た、クリーン・シートは焼結時にシートが１０〜２０
％収縮するという２点による。しかし、アルミナのクリ
ーン・シートは１５００〜１６００℃で焼結させるため
、導体には焼結時変質しないタンクステン、モｌ」フ゛
デン、マンガンなどの高融点金属を用ｌ／）さるをイ尋
なｌ／）。これらの金属は金、＃！、、、ｕラジウム等
【と比し比抵抗が太キ＜、高いＱが要求される共振回路
の導体材料としてはとうてい使用できなｌ／）。また、
アルミナ・セラミックの比誘電率はせ（、ｓぜＧ）１０
である力）ら、波長短縮効果も大きくない。さらに、抵
抗体を多層構造の内層に設けるとグリーン・シート焼結
時に変質するため、多層回路ではり１ノーン・シートを
焼結してから最上層に抵抗体をＪｌ成せざるを得なかっ
た。
本発明の目的は、上記した従来技術の欠点をなくシ、ク
リーン・シート法を用いることをこより多層化し、小型
化した新規な共振器を含む回路およびその製造方法を提
供するにある。
リーン・シート法を用いることをこより多層化し、小型
化した新規な共振器を含む回路およびその製造方法を提
供するにある。
上記目的を達成するために、本発明による厚膜多層回路
は、共振回路、抵抗回路もしく番ま誘電体回路が設けら
れた基板、該基板の回路形成面の接続部を除いた全面に
設けられた絶縁層、該絶縁層上に上記接続部で上記回路
と接続されてＧ）る第２の回路を含み、必要に応じてさ
らをこ接続台６を持つ絶縁層およびその接続部で接続さ
Ｉする回路力Ｓ下）−の回路と同様にして設けられてＧ
する多層基板番こおいて、前記基板および前記絶縁層の
すべて力５実質上１ｏｏｏ℃以下の温度で焼結する材料
であり、力）つ前記共振回路を構成する導体路（ま内層
１こｔｈ成され、その位置に対応して前記基板の第１主
表面および前記絶縁体の主表面に接地層を設けたｌ／）
わゆるトリプレート構造の共振回路を有することを要旨
とする。本発明のトリプレート構造の共振回路を有する
厚膜多層回路の製造方法Ｃよ、絶縁材のり１ノーン・シ
ート（未焼結板）上に導体ペースト、抵抗体ペースト、
誘電体ペーストの少なくとも１種を印刷、乾燥し、導体
路および必引こ応し導体路で抵抗体なＧル誘電体のいず
れ力）力３接続された未焼成の回路を形成し、これ−こ
積層する層として、下層回路との導通を持たせるための
スルーホール有するクリーン・シートを圧着して多層イ
ヒし、その後これを焼成することから成っている。
は、共振回路、抵抗回路もしく番ま誘電体回路が設けら
れた基板、該基板の回路形成面の接続部を除いた全面に
設けられた絶縁層、該絶縁層上に上記接続部で上記回路
と接続されてＧ）る第２の回路を含み、必要に応じてさ
らをこ接続台６を持つ絶縁層およびその接続部で接続さ
Ｉする回路力Ｓ下）−の回路と同様にして設けられてＧ
する多層基板番こおいて、前記基板および前記絶縁層の
すべて力５実質上１ｏｏｏ℃以下の温度で焼結する材料
であり、力）つ前記共振回路を構成する導体路（ま内層
１こｔｈ成され、その位置に対応して前記基板の第１主
表面および前記絶縁体の主表面に接地層を設けたｌ／）
わゆるトリプレート構造の共振回路を有することを要旨
とする。本発明のトリプレート構造の共振回路を有する
厚膜多層回路の製造方法Ｃよ、絶縁材のり１ノーン・シ
ート（未焼結板）上に導体ペースト、抵抗体ペースト、
誘電体ペーストの少なくとも１種を印刷、乾燥し、導体
路および必引こ応し導体路で抵抗体なＧル誘電体のいず
れ力）力３接続された未焼成の回路を形成し、これ−こ
積層する層として、下層回路との導通を持たせるための
スルーホール有するクリーン・シートを圧着して多層イ
ヒし、その後これを焼成することから成っている。
すなイつち、本発明は、低温で焼結する高誘電率劇料の
グリーン・シートを用いることにより、各種厚膜導体材
料、抵抗材料、誘電体材料の使用を可能にし、よって共
振器を含む回路の特性を損なうことなく、高密度配線を
可能にして回路の小型化を達成するものである。さらに
、本発明は、グリーン・シート法を用いた多層化Ｉこよ
り、多層構造の内層に共振器を構成する導体パターンを
形成して波長短縮効果を上げ、共振器を小型にして、回
路の小型化を達成するものである。
グリーン・シートを用いることにより、各種厚膜導体材
料、抵抗材料、誘電体材料の使用を可能にし、よって共
振器を含む回路の特性を損なうことなく、高密度配線を
可能にして回路の小型化を達成するものである。さらに
、本発明は、グリーン・シート法を用いた多層化Ｉこよ
り、多層構造の内層に共振器を構成する導体パターンを
形成して波長短縮効果を上げ、共振器を小型にして、回
路の小型化を達成するものである。
以下本発明の一実施例を図により説明する。本発明は低
温焼結のグリーン・シートを用いることにより、使用可
能な導体材料、抵抗体材料、誘電体材料の範囲を広げる
が、本発明を達成するための低温焼結グリーン・シート
および眉間絶縁用無機材料、厚膜導体材料、厚膜抵抗体
材料、厚膜誘電体材料は、相互に適用できる材料の特性
の範囲は限定される。まず、本発明の多層回路の基体と
なる絶縁材料は、回路の電気的特性に関する要求からｔ
ａｎδ＜０．００１であることが望ましいことより、Ｐ
ｂＯ−Ｂ１２０３−Ｎｂ２０５系、ｐｂｏ−出２０３
Ｔａ２０５系ｓ Ｂ １２Ｏ３−ＷＯ３系等を用いる
。これらはいずれも８５０℃〜１０００℃で焼結可能な
ものである。厚膜導体材料は、回路の電気的特性に関す
る要求より低抵抗であることが望ましく、よって金、銀
、白金、パラジウムのそれぞれの単独の微粉末あるいは
混合粉末、合金粉末等を用いる。この時、回路基体（前
記絶縁材のクリーン・シートあるいはクリーン・シート
上の絶縁層）との接着性を向上させるために、非晶質ガ
ラスを加えることができる。この非晶質ガラスは、導体
の発泡、剥離等を生じさせないため、軟化点が絶縁材の
熱処理温度に対して１５０〜２５０℃低い温度範囲ｌこ
めること、才た、熱膨張係数が絶縁材の熱膨張係数に対
して一３０Ｘ１０ 〜＋ １０ Ｘ １０ ／ ｄｅ
ｇの範囲にあることが望咳しい。抵抗体材料および誘電
体材料に関しても通常の厚膜材料が用いられるが、それ
に含まれるバインダーガラスである非晶質ガラスないし
結晶化ガラスの軟化温度および熱膨張係数が、前記絶縁
材の熱処理温度および熱膨張係数に対応して限定される
。
温焼結のグリーン・シートを用いることにより、使用可
能な導体材料、抵抗体材料、誘電体材料の範囲を広げる
が、本発明を達成するための低温焼結グリーン・シート
および眉間絶縁用無機材料、厚膜導体材料、厚膜抵抗体
材料、厚膜誘電体材料は、相互に適用できる材料の特性
の範囲は限定される。まず、本発明の多層回路の基体と
なる絶縁材料は、回路の電気的特性に関する要求からｔ
ａｎδ＜０．００１であることが望ましいことより、Ｐ
ｂＯ−Ｂ１２０３−Ｎｂ２０５系、ｐｂｏ−出２０３
Ｔａ２０５系ｓ Ｂ １２Ｏ３−ＷＯ３系等を用いる
。これらはいずれも８５０℃〜１０００℃で焼結可能な
ものである。厚膜導体材料は、回路の電気的特性に関す
る要求より低抵抗であることが望ましく、よって金、銀
、白金、パラジウムのそれぞれの単独の微粉末あるいは
混合粉末、合金粉末等を用いる。この時、回路基体（前
記絶縁材のクリーン・シートあるいはクリーン・シート
上の絶縁層）との接着性を向上させるために、非晶質ガ
ラスを加えることができる。この非晶質ガラスは、導体
の発泡、剥離等を生じさせないため、軟化点が絶縁材の
熱処理温度に対して１５０〜２５０℃低い温度範囲ｌこ
めること、才た、熱膨張係数が絶縁材の熱膨張係数に対
して一３０Ｘ１０ 〜＋ １０ Ｘ １０ ／ ｄｅ
ｇの範囲にあることが望咳しい。抵抗体材料および誘電
体材料に関しても通常の厚膜材料が用いられるが、それ
に含まれるバインダーガラスである非晶質ガラスないし
結晶化ガラスの軟化温度および熱膨張係数が、前記絶縁
材の熱処理温度および熱膨張係数に対応して限定される
。
つぎに本発明の製造方法について述べる。３０〜１００
の比誘電率を持つクリーン−シートを印刷基体１とし、
調整した導電ペーストを′印刷して第ｌ接地暦２、第１
暦配豚３、また必要あれば抵抗体用電極４、コンデンサ
用電極−５を形成し、乾燥後にＩｌｉ整した抵抗ペース
トを印刷して第１層の抵抗体６を形成する。ついで調整
したｖｊ電体ペーストを印刷して第１層誘電体７を形成
し、導電ペーストを印刷してコンデンサ用対向電極８を
形成する。
の比誘電率を持つクリーン−シートを印刷基体１とし、
調整した導電ペーストを′印刷して第ｌ接地暦２、第１
暦配豚３、また必要あれば抵抗体用電極４、コンデンサ
用電極−５を形成し、乾燥後にＩｌｉ整した抵抗ペース
トを印刷して第１層の抵抗体６を形成する。ついで調整
したｖｊ電体ペーストを印刷して第１層誘電体７を形成
し、導電ペーストを印刷してコンデンサ用対向電極８を
形成する。
その後調整した絶縁ペーストを印刷して層間絶縁体９を
形成する。このとき、層の上下を電気的に接続するだめ
のスルーホールｌＯを形成しておく。
形成する。このとき、層の上下を電気的に接続するだめ
のスルーホールｌＯを形成しておく。
ついで導電ペーストを印刷してスルーホールを通して層
間導通をとるとともに、第１ＩｆＩと同様に、第２層の
第２接地層１１．配線１２の他に抵抗体用電極４′、コ
ンデンサ用電極５′ならびに外部接続用端子１３や部品
搭載用端子１４を形成し、抵抗ペースト誘電体ペースト
を印刷し、鱈電体上にはさらに導電ペーストを印刷して
第２層抵抗体１５、第２層誘電体１−６を形成する。第
２接地層１１は第１配線層３の一部３′および第１接地
層とともにトリプレート構造の共振器を形成している。
間導通をとるとともに、第１ＩｆＩと同様に、第２層の
第２接地層１１．配線１２の他に抵抗体用電極４′、コ
ンデンサ用電極５′ならびに外部接続用端子１３や部品
搭載用端子１４を形成し、抵抗ペースト誘電体ペースト
を印刷し、鱈電体上にはさらに導電ペーストを印刷して
第２層抵抗体１５、第２層誘電体１−６を形成する。第
２接地層１１は第１配線層３の一部３′および第１接地
層とともにトリプレート構造の共振器を形成している。
このようにして印刷積層した未焼結基板を、例えば８５
０°ＣＩＯ分間を保持するを気焼成の＃膜ベルト炉で熱
処理する。
０°ＣＩＯ分間を保持するを気焼成の＃膜ベルト炉で熱
処理する。
第２の実施例は、第１の実施例が印刷ＭＭ法を説明した
のに対し、シート積層法について述べるものである。す
なわち、クリーン・シートへの導体、抵抗体、誘電体あ
るいは外部接続用端子、部品搭載用端子の形成は実施例
１で述べた方法と同様に行ない、スルーホールには導体
ペーストを充填し、これらの２枚の印刷したクリーン・
シートを重ね合せ、１００℃に加熱、５００ｋｇΔＭの
荷重で圧着した後、例えば８５０’Ｃを１０分間保持す
る空気焼成の厚膜ベルト炉で熱処理する。
のに対し、シート積層法について述べるものである。す
なわち、クリーン・シートへの導体、抵抗体、誘電体あ
るいは外部接続用端子、部品搭載用端子の形成は実施例
１で述べた方法と同様に行ない、スルーホールには導体
ペーストを充填し、これらの２枚の印刷したクリーン・
シートを重ね合せ、１００℃に加熱、５００ｋｇΔＭの
荷重で圧着した後、例えば８５０’Ｃを１０分間保持す
る空気焼成の厚膜ベルト炉で熱処理する。
以上述べたように、本発明によれば、１０００℃以下で
熱処理して焼結する絶縁材料を回路基板材および層間絶
縁材とすることで、従来の厚膜回路に用いられたと同様
の抵抗体や誘電体をも多層化することが可能になり、か
つ、グリーン・シートを用いるため微細な導体配＃をも
形成できる。さらに、従来の厚膜導体材料を用いた多層
化が可能になったことにより、マイクロストリップ共振
器をいわゆるトリプレート構造の共振器にすることがで
き共振器の小型化による回路の小型化が達成できる。
熱処理して焼結する絶縁材料を回路基板材および層間絶
縁材とすることで、従来の厚膜回路に用いられたと同様
の抵抗体や誘電体をも多層化することが可能になり、か
つ、グリーン・シートを用いるため微細な導体配＃をも
形成できる。さらに、従来の厚膜導体材料を用いた多層
化が可能になったことにより、マイクロストリップ共振
器をいわゆるトリプレート構造の共振器にすることがで
き共振器の小型化による回路の小型化が達成できる。
図は本発明による厚膜多層混成集積回路基板の一例を示
す断面図である。 】・・・印刷基板 ２・・・第１接地層５．
５′・・・コンデンサ用電極 ６・・・第１層抵抗体７
・・・第１層誘電体 ８．８′・・・コンデンサ用対向電極
す断面図である。 】・・・印刷基板 ２・・・第１接地層５．
５′・・・コンデンサ用電極 ６・・・第１層抵抗体７
・・・第１層誘電体 ８．８′・・・コンデンサ用対向電極
Claims (1)
- 【特許請求の範囲】 １、共振回路、抵抗回路もしくは誘電体回路が設けられ
た基板、該基板の回路形成面の接続部を除いた全面に設
けられた絶縁層、該絶縁層上に上記接続部で上記回路と
接続されている４２”の回路を含み、必要に応じてさら
に接続部を持つ絶縁層およびその接続部で接続される回
路が下層の回路と同様にして設けられている多層基板に
おいて、ｎ′ＩＪ記基板記法板前記絶縁層のすべてが実
質上１０００６Ｃ以下の温度で焼結する材料であり、か
つ前記共振回路を構成する導体路は内層に形成され、そ
の位置に対応して前記基板の第１主表面および前記絶縁
体の主表面に接地層を設けた、いわゆるトリプレート構
造の共振回路を有することを特徴とする厚膜多層回路。 ２、絶縁材のクリーン−シート（未焼結板）上に導体ペ
ースト、抵抗体ペースト、誘電体ペーストの少くとも１
種を印刷、乾燥し、導体路および必要に応じ導体路で抵
抗体ないし誘電体のいずれかが接続された未焼結の回路
を形成し、これに積１−する層として、下層回路との導
通を持たせるたメツスルーホールを有するクリーン・シ
ートｆ圧着して多層化し、その後これを焼成することを
特徴とする、トリプレート構造の共去回路を有する厚膜
多層回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197478A JPS5989003A (ja) | 1982-11-12 | 1982-11-12 | 厚膜多層回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197478A JPS5989003A (ja) | 1982-11-12 | 1982-11-12 | 厚膜多層回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989003A true JPS5989003A (ja) | 1984-05-23 |
Family
ID=16375143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197478A Pending JPS5989003A (ja) | 1982-11-12 | 1982-11-12 | 厚膜多層回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989003A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268297A (ja) * | 1987-04-24 | 1988-11-04 | Matsushita Electric Ind Co Ltd | 高周波回路 |
| JPH02290303A (ja) * | 1989-02-28 | 1990-11-30 | Sumitomo Metal Ind Ltd | 高周波誘電体部品およびその製造方法 |
-
1982
- 1982-11-12 JP JP57197478A patent/JPS5989003A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268297A (ja) * | 1987-04-24 | 1988-11-04 | Matsushita Electric Ind Co Ltd | 高周波回路 |
| JPH02290303A (ja) * | 1989-02-28 | 1990-11-30 | Sumitomo Metal Ind Ltd | 高周波誘電体部品およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| US5896650A (en) | Method of making ceramic multilayer | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| US4633366A (en) | Laminar electrical component with magnesium orthoborate | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JP3680715B2 (ja) | 絶縁体磁器組成物 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JPH06196586A (ja) | 多層ハイブリッドの製法 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP3085616B2 (ja) | 多層配線基板 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP2002110451A (ja) | 積層型電子部品およびその製法 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP4044752B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH0555079A (ja) | コンデンサー内蔵複合回路基板 | |
| JP3680714B2 (ja) | 絶縁体磁器組成物 | |
| JPH04280496A (ja) | コンデンサ内蔵セラミック多層回路基板及びその製造方法 | |
| JPH05211006A (ja) | 高周波誘電体材料ならびに共振器およびその製造方法 | |
| JPH06164144A (ja) | 多層配線基板 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JPH0714109B2 (ja) | セラミック複合回路基板 | |
| JPH0462449B2 (ja) |