JPS59913B2 - 磁気バブル記憶制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、一部に欠陥ループを有する磁気バブル記憶素
子を使用した記憶装置の欠陥ループの救済方法に関する
ものである。

磁気バブル記憶素子の動作原理は、例えば、昭和５１年
に電気学会から発行された「バブル技術ハンドブック」
に詳細に記憶されており、周知の技術であるから、こゝ
では述べない。

磁気バブル記憶素子は、高度な微細加工技術を用いて量
産されるが、そのチップ上にはある確率のもとに欠陥ル
ープが存在する。

現状では、欠陥ループを全く有しないチップのみを良品
として扱うことにすると、その歩留りは極めて低くなり
、チップの低価格化の妨げになる。ところが、１チップ
あたりある一定数の欠陥ループを許容するならば、大幅
な歩留りの向上が期待できる。このとき、記憶情報は欠
陥ループを避けて格納されなければならない。その代表
的な２方法を説明する。一つは、所望の歩留りに見合う
適当な数の子備ループをチップ内に予め設けておく方法
であり、予備ループ方式と呼ばれる。他の方法は、複数
個のチップを並列に動作させて用いるような場合、適当
な数の子備チップを設けておく方法であり、予備チップ
方式と呼ばれる。これは、情報記憶用チップのあるマイ
ナループが欠陥ループであるとき、予備チップの同一位
置のマイナループをその代替として使用する方法である
。通常、上記２方法で用いられる欠陥ループと予備ルー
プとの切替操作は、予め何らかの記憶媒体に記憶されて
いる欠陥ループ位置情報に基づいて、チップ外部で電気
的に行なわれる。従来、欠陥ループ位置情報の記憶手段
としては、特開昭５２−３４６３９などに開示されてい
るように、情報が持久性である読出し専用記憶素子以下
ＲＯＭと略称する。

）に欠陥ループ位置情報を記憶しておき、必要に応じて
読出して使用するものや、特開昭５１−８２５３１など
に開示されているように、欠陥ループ位置情報をバブル
チツプ上の特定ループまたは特定場所に格納しておき、
電源投入後これを読出し、ランダムアクセスメモリ（以
下ＲＡＭと略称する。）に移し変えてから用いるものな
どがある。これらの手段には、ＲＯＭ，ＲＡＭなどの記
憶素子を特別に必要とすることや、欠陥ループ位置情報
を格納するためにチツプ上の特定ループの無欠陥性を保
障しなければならないことなどの欠点があつた。本発明
の目的は、したがつて、特別の記憶素子を必要とせず、
欠陥マイナループが所定の数以下であればどふにあつて
も使用することを可能にする、磁気バブル記憶制御方式
を提供することである。

上記目的を達成するために、本発明による磁気バブル記
憶方式は、欠陥マイナループを有するＮ（Ｎ≧２）個の
バブルチツプから成る磁気バブル記憶装置において、ｎ
番目と（ｎ＋１）番目（Ｎ〉ｎ≧１，ｍ０ｄ．Ｎ）のバ
ブルチツプが同一位置に欠陥マイナループを有しないこ
と、欠陥マ４ナループが表わす２進情報を例えば゛Ｏ”
とするとき、（ｎ＋１）番目のバブノレヂンプのマイナ
ループを横断する所定の１ラインに、ｎ番目のバブルチ
ツプの欠陥マイナループ位置に対応するマイナノレープ
（こ（ま“１゛を、ｎ番目のバブノレヂンプの正常マイ
ナループに対応するマイナループには”Ｏ゛を格納する
こと、およびｎ番目のバブルチツプの希望のラインに格
納された情報と（ｎ＋１）番目のバブルチツプの上記１
ラインに格納された゛１゛力げ０゛かで表わされた欠陥
マイナループ位置情報が同期して読み出され、上記ｎ番
目のバブルチツプの情報が、上記欠陥マイナループ位置
情報が゛０゛のときのみ有効とされることを要旨とする
。

本発明の有利な実施の態様においては、磁気バブル記憶
制御装置は、該複数個のバブルチツプの各バブルチツプ
上のマイナループを横断する１ラインに互いに他のバブ
ルチツプの欠陥マイナループ位置情報を格納する手段と
、互いに他のバブルチツプの欠陥マイナループ位置と一
致する位置にある正常マイナループの該１ライン上に２
進情報の例えば″１”を格納し、互いに他のバブルチツ
プの正常マイナループ位置と一致する位置にあるマイナ
ループの該１ライン上に２進情報の例えば゛０゛を格納
する方法によつて該欠陥マイナループ位置情報を２進数
で構成する手段と、少なくとも読み書きアクセス要求の
あるバブルチツプと該バブルチツプの欠陥マイナループ
位置情報を格納している他のバブルチツプとを同期して
駆動する手段と、該読み書きアクセス要求のあるバブル
チツプから出力される読出しデータまたは該バブルチツ
プに入力される書込みデータに時刻が同期して、読み書
き要求のある該バブルチツプの欠陥マイナループ位置情
報を他のバブルチツプから読み出す制御手段と、該読み
書きデータのビツト列のうち、欠陥マイナループ位置に
対応したビツト位置の情報を読出しデータの場合には無
効とし、書込みデータの場合には欠陥マイナループ上で
不都合の生じない２進情報例えばバブルが存在しない状
態に相当する２進情報を挿入することにより１ビツト分
シフトする動作を、該欠陥マイナループ位置情報に基づ
いて実行する切替操作手段とから成つている。

本発明のさらに有利な実施の態様においては、上記切替
操作手段がフアーストインフアーストアウトバツフアメ
モリおよびチツプセレクト回路を含んでいる。

以下に、附図を参照しながら、実施例を用いて本発明を
一層詳しく説明するけれども、これらは例示に過ぎず、
本発明の枠を越えることなく、いろいろの改良や変形が
あり得ることは勿論である。

まず、互いにいくつかの欠陥マイナループを有するメジ
ヤマイナループ構成の同品種の２個のチツプからなる装
置を例として、第１図を用いて、本発明による欠陥マイ
ナループ位置情報の記憶方法を説明する。第１図におい
て、ａチツプ１とｂチツプ２はメジヤマイナループ構成
の磁気バブルチツプで、互に対応する位置に欠陥マイナ
ループを有していないように選ばれている。チツプ内の
構成は、それぞれメジヤループ３，４と複数のマイナル
ープから成つている。ａチツプ１の欠陥マイナループは
、×印を記したマイナループ５，６であり、ｂチツプ２
の欠陥マイナループは、同じく×印を記したマイナルー
プ７であるとする。複数のマイナループの同一位置にあ
るバブルから構成されるバブル列を、ここではラインと
称する。上記の欠陥マイナループの位置情報は、第１図
で示した被アクセス時の初期のバブルの停止状態におい
て、ａチツプ１の欠陥マイナループ位置情報Ｂａｘは、
ｂチツプ２のメジヤループ４に最も近接した先頭ライン
８に格納されており、ｂチツプ２の欠陥マイナループ位
置情報ＡｂＸは、ａチツプ１のメジヤループ３に最も近
接した先頭ライン９に格納されているものとする。すな
わち、予め互いに他のチツプの欠陥マイナループ位置情
報を、チツブの先頭ラインに格納するものとする。通常
、欠陥マイナループには全くバブルが存在しない状態で
あり、該ループのデータとしてはすべで０゛である。そ
こで、互いに他のチツプの欠陥マイナループ位置と等し
い位置のマイナループの先頭ラインにのみ、”１゛（第
１図中の黒丸）を記憶させることにする。このように、
欠陥マイナループ位置が重な１らない２個のチツプを組
み合わせて、互いに他のチツプの欠陥マイナループ位置
情報を記憶する。つぎに、第２図から第６図までを用い
て、本発明に基づく欠陥救済動作を説明する。

第２図は装置全体の構成を示すプロツク図である。ａチ
ツプ１とｂチツプ２はコイル１駆動回路、チツプ駆動回
路、センス回路などから成る２組の直接周辺回路２０，
２１にそれぞれ接続されている。直接周辺回路２０，２
１と切替操作回路２２は、読出しおよび書込みデータを
転送する入出力データ線２３，２４によつて結線される
。また、直接周辺回路２０，２１と制御回路２５は、制
御線２６，２７で結線される。切替操作回路２２と制御
回路２５は入出力データ線２８で結線されている。この
ような回路構成のもとに、第３図、第４図を用いて読出
し要求が生じた場合の動作を時間を追つて説明する。

第３図にａチツプ１，ｂチツプ２のそれぞれに対応する
制御信号のタイミング関係を示す。第３図において、Ｃ
ｓｔａｒｔはチツプ駆動用の回転磁界の印加を開始する
コイル１駆動スタート信号、ＴＯｕｔはバブルをマイナ
ループからメジヤループへ移すトランスフアアウト信号
、Ｄｅｔはバブル検出信号、Ｔｉｎはバブルをメジヤル
ープからマイナループへ移すトランスフアイン信号、Ｃ
ｓｔＯｐは回転磁界の印加を停止するコイル駆動ストツ
プ信号の各動作用信号とする。今、読出し要求がａチツ
プ１にあつた場合、ｂチツプ２に先行してａチツプ１の
コイルを駆動する。ａチツプ１の読出すべきラインがト
ランスフアゲート位置に到達した時点ｔ１で、ａチツプ
１にトランスフアアウト信号を送出すると同時に、ｄチ
ツプ２にコイル，駆動スタート信号とトランスフアアウ
ト信号を重ねて送出する。これによつて、ａチツプ１の
読出しデータを含む被アクセスラインとｂチツプ２の先
頭ラインに格納されているａチツプ１の欠陥マイナルー
プ位置情報Ｂａｘが同時にそれぞれのチツプのメジヤル
ープ上に送り出される。これを検出器に導びきそれぞれ
のチツプで読出しを行なう。その結果、読出し要求のあ
つた被アクセスラインの読出しデニタと、それに対応す
る欠陥マイナノトプ位置情報が時間的に同期して読み出
され、入出力デＬ夕線２３，２４を経由して切替操作回
路２２に送られる。そして、読出し動作終了後両チツプ
同時にトランスフアイン動作を行ない、マィナループ上
に戻されたバブルは各チツプの初期のスタート・ストツ
プ位置に到達した時点Ｔ４，ｔ５でコイル駆動ストツプ
信号を受けて停止する。このようにして１回のアクセス
動作が完了する。以上の説明のように、トランスフアア
ウト動作のタイミングを両チツプ間でそろえ、読出しデ
ータと欠陥マイナループ位置情報を同期させるために、
ｂチツプ２をａチツプ１よりアクセス要求のあったライ
ンのアドレスに応じた時間（ＴＯとｔ１の間）だけ遅ら
せて、コイル１駆動スタート動作を行なう。これらの制
御は、制御回路２５で作成された制御信号を制御線２６
，２７を通して直接周辺回路２０，２１に送出すること
によつて実行される。このときのａチツプ１とｂチツプ
２におけるバブルの転送状態を第４図に示す。

第１図で示したように、ａチツプ１の欠陥マイナループ
位置情報Ｂａｘはｂチツプ２の先頭ライン８，ｂチツプ
２の欠陥マイナループ位置情報ＡｂＸはａチツプ１の先
頭ライン９に格納されている。読出し要求があつたａチ
ツプ１上データＢ，は、ａチツプ１上のあるライン６０
に含まれるものとする。第４図１，，，がそれぞれ第３
図に示した時点Ｔ。，ｔｌ，ｔ４，ｔ５に対応すること
は明らかである。

以上、ａチツプ１への読出し要求があつた場合について
、本発明の動作を説明したが、ｂチツプ２への読出し要
求の場合にもａチツプ１とｂチツプ２を入れ替えた同様
な動作となる。さらに、書込み動作時も同様な制御がな
される。

第５図および第６図を用いて、ｂチツプ２に書込み要求
が生じた場合の動作を説明する。第５図は、第３図と同
様に、ａチツプ１とｂチツプ２に対応する制御信号のタ
イミング関係を示す図である。第５図において、Ｇｅｎ
は書込みデータをチツプ上に書き込むためのバブル発生
動作用信号である。第３図を用いて説明した読出し動作
と異なる点は、ａチツプ１の先頭ラインに格納されてい
るｂチツプ２の欠陥マイナループ位置情報の読出し動作
と同期してｂチツプ２の指定されたラインへの書込み動
作を行なうことである。すなわち、第５図に示すように
ａチツプ１のバブル検出動作用信号Ｄｅｔと、ｂチツプ
２のバブル発生動作用信号Ｇｅｎとのタイミングが一致
するように制御する必要がある。そのためには、上記の
読出し動作と同様に、書込み要求のあつたラインのアド
レスに応じて両チツプのコイル１駆動スタート信号を送
出する時点を変えればよい。第６図１，，，のバブルの
転送状態は、それぞれ第５図に示した時点Ｔ。

，ｔ，，ｔ４，ｔ５に対応するものである。書込みデー
タＤｗは書込み要求があつた被アクセスライン７０に含
まれる。以上、ｂチツプ２への書込み動作例で説明した
が、ａチツプ１へ書込み要求が生じた場合にも、ａチツ
プ１とｂチツプ２を入れ替えた同様な制御となる。つぎ
に、上記読み書き動作に伴なう入出力データ切替操作の
実施例について説明する。

読出しあるいは書込みデータの転送制御は、切替操作回
路２２において実行される。この一例として、第７図お
よび第８図により１ワードが８ビツトから成るフアース
トインフアーストアウトバツフアメモリ（以下、ＦＩＦ
Ｏと略称する。）８０を利用した切替操作回路２２の動
作を説明する。ａチツプ１とｂチツプ２の先頭ライン９
，８には、互いの欠陥マイナループ位置情報ＡｂＸおよ
びＢａｘを予め格納しておく。両チツプはそれぞれジェ
ネレータ回路８１，８２とセンス回路８３，８４を介し
て切替操作回路２２に接続される。制御回路２５から送
出されるチツプセレクト信号ＣＳは、チツプセレクト信
号線８５を通つて３個のチツプセレクト回路８６，８７
，８８に入力される。チツプセレクト回路８６，８７は
それぞれ書込みデータおよび読出しデータを入出力する
チツプを選択する。また、チツプセレクト回路８８は、
欠陥マイナループ位置情報を読み出すチツプを選択する
ものである。チツプセレクト回路８８で選択されたチツ
ブからの欠陥マイナループ位置情報を読出しあるいは書
込み動作に応じて、ＦＩＦＯ８Ｏのどの制御信号入力端
子に送出すべきかを決める識別信号Ｒ／Ｗは、識別信号
線９０を通つて識別回路８９に入力される。ＦＩＦＯ８
Ｏにおいて、書込み動作時は制御回路２５からの入力デ
ータは８本のパラレル入力線群９１から入力され、チツ
プへの出力データはシリアル出力線９２から出力される
。読出し動作時はチツプからの入力データはシリアル入
力線９３からＦＩＦＯ８Ｏに入力され、制御回路２５へ
の出力データは８本のパラレル出力線群９４から出力さ
れる。このような回路構成である切替操作回路２２につ
いて、ＦＩＦＯ８Ｏの動作を模式的に表現した第８図を
参照しながら説明する。

ここで、アクセス要求はａチツプ１に発生するものとし
、ｂチツプ２からａチツプ１の欠陥マイナループ位置情
報Ｂａｘを読出すものとする。まず、読出し動作時につ
いて説明する。適当なタイミングでａチツプ１から読出
された読出しデータＤｒＯは、センス回路８４を経てチ
ツプセレクト回路８７，８８に入力される。ａチツプ１
からの出力を読出しデータとし、ｂチツプ２からの出力
をａチツプ１の欠陥マイナループ位置情報とするために
、チツプセレクト信号ＣＳは″１゛（Ｈｉｇｈ）となつ
ている。このとき、チツプセレクト回路８８に入力され
た読出しデータＤｒＯは、積論理ゲートにより禁止され
無効となるが、チツプセレクト回路８７を通過し、シリ
アル入力線９３を通りＦＩＦＯ８Ｏへ入力される。一方
、ａチツプ１からの読出しデータＤ，Ｏに対応する。ｂ
チツプ２に楕納されているａチツプ１の欠陥マイナルー
プ位置情報Ｂａｘは、第３図および第４図を用いて説明
したように同一タイミングで読出される。この欠陥マイ
ナループ位置情報Ｂａｘは、センス回路８３を経てチツ
プセレクト信号ＣＳのセレクト条件にしたがいチツプセ
レクト回路８８を通過し、動作モードの識別を行なう識
別回路８９に入力される。今、識別信号Ｒ／Ｗは読出し
動作時に６１”（Ｈｉｇｈ）であり、書込み動作時には
”Ｏ”（ＬＯｗ）である。したがつて、ａチツプ１の欠
陥マイナループ位置情報Ｂａｘは、６１１（Ｈｉｇｈ）
が印加されたときデータの入力を許すＦＩＦＯ８Ｏのシ
リアル入カクロツク端子９５に入力される。このように
して、ＦＩＦＯ８Ｏに入力されるチツプからの読出しデ
ータＤｒＯは、第８図で示したような形でＦＩＦＯ８Ｏ
の８ビツトから成るバツフアメモリに格納される。この
とき、読出しデータＤｒＯと同期してＦＩＦＯ８Ｏに入
力する欠陥マイナループ位置情報Ｂａｘの欠陥マイナル
ープ位置に対応するビツトが゛１”゜の場合には、シリ
アル入カクロツク端子９５が゛０゛になるので、ビツト
列のうち欠陥マイナループに対応するビツトの情報のシ
リアル入力が禁止される。その結果として、ＦＩＦＯ８
Ｏには欠陥マイナループから読み出されたデータは入力
せず無効となり、次のタイミングで欠陥マイナループの
隣りの正常マイナループから読み出されたデータ入力さ
れる。正常マイナループから読み出されたデータのみが
ＦＩＦＯ８Ｏ内に格納され、８ビツトそろつた時点でパ
ラレル出力クロツク端子９６に入力されるクロツクＣＫ
ｌによつてＦＩＦＯ８Ｏから８ビツトのデータが出力さ
れる。この８ビツトの正常データＤ，ｌはパラレル出力
線群９４を通り制御回路２５に入力される。つぎに、ａ
チツプ１に対する書込み時の切替操作回路２２の動作を
説明する。

パラレル入カクロツク端子９７に印加するクロツクＣＫ
２により、書込みデータＤｗＯは制御回路２５からパラ
レル人力線群９１を通過しＦＩＦＯ８Ｏに入力される。
そして、ｂチツプ２から読み出されＦＩＦＯ８Ｏのシリ
アル出力クロツク端子９８に入力されるａチツプ１の欠
陥マイナループ位置情報Ｂａｘに基づいて格納された書
込みデータＤＷ８のシリアル出力が制御される。すなわ
ち、第８図に示すように、欠陥マイナループに対応する
書込みデータＤｗＯのＦＩＦＯ８Ｏからの出力は禁止さ
れる。その書込みデータＤｗＯは、欠陥マイナループに
隣接する正常マイナループに格納されるように、次のタ
イミングでＦＩＦＯ８Ｏから送出される。このように、
ａチツプ１の欠陥マイナループ位置情報Ｂａｘに基づき
ＦＩＦＯ８Ｏのシリアル出力が制御され、欠陥マイナル
ープに対応する位置には、欠陥マイナループ上で不都合
が生じない２進情報例えば”０”を割り込ませたデータ
列が実際の書込みデータＤＷ．ｌとして、チツプセレク
ト回路８６を経てａチツプ１に格納される。以上、ａチ
ツプ１にアクセス要求がある場合について説明したが、
ｂチツプ２にアクセス要求があつた場合には、チツプセ
レクト信号ＣＳを反転し同様の動作を実行する。上記の
実施例では、２個のチツプから成る装置について説明し
た。これは互いに欠陥マイナループ位置情報を格納する
方法であり、２個のチツプで閉じている構成をとる。し
たがつて、２個以上の偶数個のチツプから成る装置には
、上記の実施例がそのまま適用できる。一方、奇数個の
チツプから成る装置については、欠陥マイナループ位置
情報をチツプ間に渡つてサイクリツクに格納する構成が
考えられる。この場合の実施例を以下に説明する。第９
図に装置がｐチツプ２００，，チップ２０１，ｒチツプ
２０２という３個の同品種のチツプから成る場合の欠陥
マイナループ位置情報の記憶方法を示す。すなわち、ｐ
チツプ２００にはｒチツプ２０２の欠陥マイナループ位
置情報Ｐ，ｘ，ｑチツプ２旧にはｐチツプ２００の欠陥
マイナループ位置情報Ｑ，ｘ，ｒチツプ２０２にはｑチ
ツプ２０１の欠陥マイナループ位置情報Ｒｑｘをそれぞ
れのチツプの先頭ラインに格納する。そして、２チツプ
から成る装置の実施例で説明したように、あるチツプに
アクセス要求が生じた場合は、そのチツプの欠陥マイナ
ループ位置情報が格納されているチツプも適当なタイミ
ングで駆動し、読出しデータあるいは書込みデータと欠
陥マイナループ位置情報とが同期して、チツプ外部の切
替操作を実行する電気的回路に入力され、あるいはその
回路からチツプへ出力される。このようにすることによ
つて、奇数個のチツプから成る装置にも本発明を適用で
きる。一般に、欠陥マイナループを有するＮ（Ｎ≧２）
個のバブルチツプに本発明を適用することができる。

このときには、ｎを１からＮまでの整数とすれば、ｎ番
目のバブルチツプの欠陥マイナループの位置情報を、Ｎ
をモードとして、（ｎ＋１）番目のバブルチツプに記憶
させるようにすればよい。その際、ｎ番目のバブルチツ
プと（ｎ＋１）番目のバブルチツプは同じ位置に欠陥マ
イナループを有していてはならない。換言すれば、本発
明によれば、Ｎ個のバブルチツプに、互いに隣接する番
号を持つたバブルチツプが同じ位置に欠陥マイナループ
を有しないように番号を打てば、欠陥マイナループがど
こにあつてもそのバブルを使用することができる。以上
説明したように、本発明では読み書きデータと同期した
欠陥マイナループ位置情報がチツプ上で得られるので、
欠陥マイナループ位置情報を格納したり、バツ．フアリ
ングするための特別な記憶素子を全く必要とせずに欠陥
救済が実行できるという利点がある。

さらに本発明は、装置を構成するチツプ数が多く、しか
も同時にアクセスするチツプ数が全チツプ数の半分また
はそれ以下であるような装置の場合に特に有効である。

【図面の簡単な説明】

第１図は本発明による２チツプの欠陥ループ位置情報の
記憶方法の説明図、第２図は本発明による装置全体の構
成を示すプロツク図、第３図は読出し時の制御信号のタ
イミング関係図、第４図は読出し時のバブルの転送状態
の説明図、第５図は書込み時の制御信号のタイミング関
係図、第６図は書込み時のバブルの転送状態の説明図、
第７図は本発明による切替操作回路図、第８図はフアー
ストインフアーストアウトバツフアメモリの動作説明図
、第９図は３チツプの欠陥ループ位置情報の記憶方法の
説明図である。 １・・・・・・ａチツプ、２・・・・・・ｂチツプ、３
，４・・・・・・メジヤループ、５，６，７・・・・・
・欠陥マイナループ、８，９・・・・・・先頭ライン、
２２・・・・・・切替操作回路、２３，２４・・・・・
・入出力データ線、２５・・・・・・制御回路、２６，
２７・・・・・・制御線、２８・・・・・・入出力デー
タ線、６０，７０・・・・・・ライン、８０・・・・・
・ＦＩＦＯｌ８ｌ，８２・・・・・・ジエネレータ回路
、８３，８４・・・・・・センス回路、８５・・・・・
・チツプセレクト信号線、８６，８７，８８・・・・・
・チツプセレクト回路、８９・・・・・・識別回路、９
０・・・・・・識別信号線、９１・・・・・・パラレル
入力線群、９２・・・・・・シリアル出力線、９３・・
・・・・シリアル人力線、９４・・・・・・パラレル出
力線群、９５・・・・・・シリアル入カクロツク端子、
９６・・・・・・パラレル出力クロツク端子、９７・・
・・・・パラレル入力クロツク端子、９８・・・・・・
シリアル出力クロツク端子、２００・・・・・・ｐチツ
プ、２０１・・・・・・ｑチツプ、２０２・・・・・・
ｒチツプ。

Claims (1)

【特許請求の範囲】
1. １ 欠陥マイナループを有するＮ（Ｎ≧２）個のバブル
   チップから成る磁気バブル記憶装置において、ｎ番目と
   （ｎ＋１）番目（Ｎ≧ｎ≧１、ｍｏｄ．Ｎ）のバブルチ
   ップが同一位置に欠陥マイナループを有しないこと、欠
   陥マイナループが表わす２進情報を例えば“０”とする
   とき、（ｎ＋１）番目のバブルチップのマイナループを
   横断する所定の１ラインに、ｎ番目のバブルチップの欠
   陥マイナループ位置に対応するマイナループには“１”
   を、ｎ番目のバブルチップの正常マイナループ位置に対
   応するマイナループには“０”を格納すること、および
   ｎ番目のバブルチップの希望のラインに格納された情報
   と（ｎ＋１）番目のバブルチップの上記１ラインに格納
   された“１”か“０”かで表わされた欠陥マイナループ
   位置情報が同期して読み出され、上記ｎ番目のバブルチ
   ップの情報が、上記欠陥マイナループ位置情報が“０”
   のときのみ有効とされることを特徴とする磁気バブル記
   憶制御方式。