JPS5991479A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS5991479A JPS5991479A JP57201274A JP20127482A JPS5991479A JP S5991479 A JPS5991479 A JP S5991479A JP 57201274 A JP57201274 A JP 57201274A JP 20127482 A JP20127482 A JP 20127482A JP S5991479 A JPS5991479 A JP S5991479A
- Authority
- JP
- Japan
- Prior art keywords
- line
- active matrix
- signal
- signal lines
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 239000002023 wood Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアクティブマトリクス基板の行信号及び列信号
ラインの構造に関するものである。更に断線欠陥の修正
方法に関するものでるる。
ラインの構造に関するものである。更に断線欠陥の修正
方法に関するものでるる。
アクティブマトリクス基板の行信号及び列信号ラインの
本数及び長さは、表示の分解能、表示面積によって若干
異なるが、半橢俸プロセスの延長でめシ、しかも透明絶
縁基板が6インチ〜5インチでろp、更に貨産性とコス
トダウンから複数取9であることを考慮すると、二百本
前後、叡センチメートルでるる。これだけの大面積の中
に集積された薄膜トランジスタ(以後TPTとd己す〕
、附随するキャパシタ及びイぎ号ライン等に発生すると
思われる欠陥をゼロにすることが今後の課題である。
本数及び長さは、表示の分解能、表示面積によって若干
異なるが、半橢俸プロセスの延長でめシ、しかも透明絶
縁基板が6インチ〜5インチでろp、更に貨産性とコス
トダウンから複数取9であることを考慮すると、二百本
前後、叡センチメートルでるる。これだけの大面積の中
に集積された薄膜トランジスタ(以後TPTとd己す〕
、附随するキャパシタ及びイぎ号ライン等に発生すると
思われる欠陥をゼロにすることが今後の課題である。
前記欠陥の中でも一着重ヅなものは@線欠陥である。画
素欠陥は点欠陥で済むが、断線欠陥の場合は、1g号ラ
インの一万の端子からイ百号を人力する為に断線箇所か
ら先はライン欠陥となり、欠陥面積が大きく異なるから
でるる。
素欠陥は点欠陥で済むが、断線欠陥の場合は、1g号ラ
インの一万の端子からイ百号を人力する為に断線箇所か
ら先はライン欠陥となり、欠陥面積が大きく異なるから
でるる。
第1図に従来のアクティブマトリクス基板の周辺部の概
略図を示す。図中101は行信号ラインでろ一す、10
2,103はそれぞれ第1.第2の信号入力端子でるる
。104は列信号でろ9、105.106はそれぞれ第
11第2の1ぎ号入力端子である。更に行1汀号ライン
とタリ侶号ラインは107に、+[短絡されている。該
107はTPTの静電対果であり、断線欠陥の暎査前に
一点鎖上をスクライプすることに、cシ、107と行信
号及び列信号ラインを切断する。
略図を示す。図中101は行信号ラインでろ一す、10
2,103はそれぞれ第1.第2の信号入力端子でるる
。104は列信号でろ9、105.106はそれぞれ第
11第2の1ぎ号入力端子である。更に行1汀号ライン
とタリ侶号ラインは107に、+[短絡されている。該
107はTPTの静電対果であり、断線欠陥の暎査前に
一点鎖上をスクライプすることに、cシ、107と行信
号及び列信号ラインを切断する。
例えばアクティブマトリクス基板の画素面積が4×4セ
ンチメートルとし、信号ラインの幅全10ミクロンメー
トル、長さを4センチメートル、本数を200本とした
場合の面積比は、10:1である。信号ラインの面積が
大きい為((製造工程に於ける異物の付層、パターンの
傷等全完全に無くすことは困難である。従来は前記欠点
を補う為に次の方法を用いた。
ンチメートルとし、信号ラインの幅全10ミクロンメー
トル、長さを4センチメートル、本数を200本とした
場合の面積比は、10:1である。信号ラインの面積が
大きい為((製造工程に於ける異物の付層、パターンの
傷等全完全に無くすことは困難である。従来は前記欠点
を補う為に次の方法を用いた。
第1図に於いて、行信号ラインii・・・l+1゜i+
2 、i+n行とするとX印の断線箇所の信号ラインは
1+4行の第2の端子とi+3行又は1+5行の第2の
端子間の例えば丸印部に、1・・・・・・導電性ペース
ト全塗布し乾燥する。
2 、i+n行とするとX印の断線箇所の信号ラインは
1+4行の第2の端子とi+3行又は1+5行の第2の
端子間の例えば丸印部に、1・・・・・・導電性ペース
ト全塗布し乾燥する。
2・・・・・・ワイヤーボンディング装置でiet
ボンドのみ全行なう。
ボンドのみ全行なう。
寺の方法に、c9断線信号ラインの補助信号入力端子(
1+4行では第2の端子である。)に隣合う信号ライン
の信号全人力し見かけ上、無欠陥ラインとするものであ
る。
1+4行では第2の端子である。)に隣合う信号ライン
の信号全人力し見かけ上、無欠陥ラインとするものであ
る。
前記1例に於いて、第2の端子間のピッチは、約250
ミクロンメートルの為に、等電性ペーストの塗布制御が
大変困難である。更に粘度の如何によっては、不必要な
信号ラインも接続しかねないとい′)欠点があや、修正
時間の延長及び信頼性の低下となる。
ミクロンメートルの為に、等電性ペーストの塗布制御が
大変困難である。更に粘度の如何によっては、不必要な
信号ラインも接続しかねないとい′)欠点があや、修正
時間の延長及び信頼性の低下となる。
前記2例に於いて、修正用にワイヤーボンダーが1台必
要となり、装置のコストがアクティブマトリクス基板の
コストに付加される。更に信号端子と、ワイヤ間の強度
の信頼性にも問題がめる。
要となり、装置のコストがアクティブマトリクス基板の
コストに付加される。更に信号端子と、ワイヤ間の強度
の信頼性にも問題がめる。
また・静電対策用の帯107け、測定時には全く効果が
無いという欠点がある。
無いという欠点がある。
本発明はかかる欠点を除去したものであり、その目的は
、f@線欠陥の修正時間短縮及び信頼性の向上である。
、f@線欠陥の修正時間短縮及び信頼性の向上である。
更に測定時に於けるTPTの静電保護である。以下実施
例に基づいて本発明の詳細な説明する。
例に基づいて本発明の詳細な説明する。
本発明による第1の実施例金弟21凹1に示す。
図中201〜207は第1図ノI O7〜107ト同様
であり、207も同様に切断する。208は隣合う信号
ライン間〒接伏する高抵抗の極めて細い碕俸又は半嬌俸
のヒユーズであり、第2図から明らかな工9に、1行目
と1+1行目の第1の端子間とi +22行目第2の端
子間の、C′)に父互形成されてAる。例えば行信号ラ
インが多結晶シリコン、列信号ラインがITOで形成き
れていれば、2つの材料は共に高抵抗である為に、2(
18のヒユーズには最適であり、信号ラインのフォトエ
ッチマスクス変更すること[ニジ同時に形成できる。
であり、207も同様に切断する。208は隣合う信号
ライン間〒接伏する高抵抗の極めて細い碕俸又は半嬌俸
のヒユーズであり、第2図から明らかな工9に、1行目
と1+1行目の第1の端子間とi +22行目第2の端
子間の、C′)に父互形成されてAる。例えば行信号ラ
インが多結晶シリコン、列信号ラインがITOで形成き
れていれば、2つの材料は共に高抵抗である為に、2(
18のヒユーズには最適であり、信号ラインのフォトエ
ッチマスクス変更すること[ニジ同時に形成できる。
更にヒユーズは、甲遍圧(数V−数十V)で浴防できる
工うな幅である。
工うな幅である。
本実施例によるヒユーズは測定中又は測定後に於いて、
断線欠陥を有するイ[号ラインに接続している前文は後
の信号ラインのヒユーズを除いて、全てのヒユーズを切
断するものであシ、次に切断方法の一例を示す。
断線欠陥を有するイ[号ラインに接続している前文は後
の信号ラインのヒユーズを除いて、全てのヒユーズを切
断するものであシ、次に切断方法の一例を示す。
第6図に於いて、601は信号ライン、602は第1の
端子、606は第2の端子608は本発明によるヒユー
ズ、309はツーローブ針であり、名プローブ針にはト
ランスファーリレー會切り換えることに、c、!lll
lll印圧される。l+1行目の第2の端子、i +
2行目の第1の端子、第2の端子及びi+5行目の第1
の端子に接触するプローブ針金それぞれ釘1.針2.針
6及び奸4とする。
端子、606は第2の端子608は本発明によるヒユー
ズ、309はツーローブ針であり、名プローブ針にはト
ランスファーリレー會切り換えることに、c、!lll
lll印圧される。l+1行目の第2の端子、i +
2行目の第1の端子、第2の端子及びi+5行目の第1
の端子に接触するプローブ針金それぞれ釘1.針2.針
6及び奸4とする。
信号ラインに前線が無い場仕はswl tb側に倒し
針1.針2に電圧全印加し、次にswl ′ka側に
例し針2.針4間に電圧全印加することに、!:9ヒユ
ーズを切断するものでおる。断線が1+2行目に発生し
反場合は、針2.針4間に電圧全印加しヒユーズを切1
iするが、針1.針6間のヒユーズは切断しないことに
エリ、1+1行目の第2の端子に入力される信号がi
+ 2行目にも人力されるものである。
針1.針2に電圧全印加し、次にswl ′ka側に
例し針2.針4間に電圧全印加することに、!:9ヒユ
ーズを切断するものでおる。断線が1+2行目に発生し
反場合は、針2.針4間に電圧全印加しヒユーズを切1
iするが、針1.針6間のヒユーズは切断しないことに
エリ、1+1行目の第2の端子に入力される信号がi
+ 2行目にも人力されるものである。
本発明[J:る第2の実厖例全第4図に示す。図中40
1〜407は第1図の101〜107と向様であるが、
本実施例は信号入力端子が一万にしか形成式れていない
点が妥なる。更Vこ407も同様eこ切断する。408
は第1の笑施勿」と同様のヒユーズであり、1行目と1
キ1行目のイ百号大力端子仙1間、1+1行目と1+2
行目の信号入力端子側間の、r、″)に交互に形成する
ものである。
1〜407は第1図の101〜107と向様であるが、
本実施例は信号入力端子が一万にしか形成式れていない
点が妥なる。更Vこ407も同様eこ切断する。408
は第1の笑施勿」と同様のヒユーズであり、1行目と1
キ1行目のイ百号大力端子仙1間、1+1行目と1+2
行目の信号入力端子側間の、r、″)に交互に形成する
ものである。
第5図VC本来流例Vこよるヒユーズの切断方法?−例
を示す。図中501〜508は第3図と同様でめり、3
09 (1,J、プローブ針である。i行目、1」−1
行目、i+3行目、i+4行目のイ=号入力端子に接触
するプローブ鉢合それぞれ釧1.釧2゜針6及び針4と
する。1ぎ号ラインに断線が無い場合は5wl1b側と
しs w 2 f d 1llljにし、針1゜2間に
電圧ケ印加し、次にswI をa側にし針2゜3間に
電圧全印加し、最後にsw2 をa側にし針3.4間
に電圧を印加することにニジヒユーズ全切断するもので
ある。lvT線が1+1行目に発生した場合は、前配針
1.2又は針2.3間のヒユーズを切断しないことに工
9、他の信号ラインから信号が人力ちれるものでろる。
を示す。図中501〜508は第3図と同様でめり、3
09 (1,J、プローブ針である。i行目、1」−1
行目、i+3行目、i+4行目のイ=号入力端子に接触
するプローブ鉢合それぞれ釧1.釧2゜針6及び針4と
する。1ぎ号ラインに断線が無い場合は5wl1b側と
しs w 2 f d 1llljにし、針1゜2間に
電圧ケ印加し、次にswI をa側にし針2゜3間に
電圧全印加し、最後にsw2 をa側にし針3.4間
に電圧を印加することにニジヒユーズ全切断するもので
ある。lvT線が1+1行目に発生した場合は、前配針
1.2又は針2.3間のヒユーズを切断しないことに工
9、他の信号ラインから信号が人力ちれるものでろる。
本発明により、断線欠陥の修正時間は大幅に短縮するこ
とは明らかである、と共に、従来の、J:うに機械的に
信号ライン間を筬続することなくイ6正が可能となシ、
信頼性は補備的に向」二すな。更に・本実施例のヒユー
ズが交互に1ゴ号ラインケ接続している為に骨価的に、
信号ラインが一本の抵抗と考えられ、ヒユーズ全切断直
前1で静電気保護が可能となる。且つ第2図に於いて、
a −b間及びc−d間の抵抗値を測定することにJ+
シ、断線欠陥の消熱を検査できる。以上の効果を有する
本発明に、Cシ、アクティブマトリクス基様の歩留り向
上及び毎江性の向上が容易に提供できる。
とは明らかである、と共に、従来の、J:うに機械的に
信号ライン間を筬続することなくイ6正が可能となシ、
信頼性は補備的に向」二すな。更に・本実施例のヒユー
ズが交互に1ゴ号ラインケ接続している為に骨価的に、
信号ラインが一本の抵抗と考えられ、ヒユーズ全切断直
前1で静電気保護が可能となる。且つ第2図に於いて、
a −b間及びc−d間の抵抗値を測定することにJ+
シ、断線欠陥の消熱を検査できる。以上の効果を有する
本発明に、Cシ、アクティブマトリクス基様の歩留り向
上及び毎江性の向上が容易に提供できる。
’71 [MI i−J、、従来のアクティブマトリク
ス基むの・匝略図である。 第2図に、本発明による第1の実施例のは略図でるる。 耐6図は、本発明による第1の実施例の切−■方法の概
観図である。 第4図は、本発明による第1の実施例の截略図でわる。 第5図は、本発明による第2の実施例の切断方法の概観
図である。 以上 第2図 第3図
ス基むの・匝略図である。 第2図に、本発明による第1の実施例のは略図でるる。 耐6図は、本発明による第1の実施例の切−■方法の概
観図である。 第4図は、本発明による第1の実施例の截略図でわる。 第5図は、本発明による第2の実施例の切断方法の概観
図である。 以上 第2図 第3図
Claims (2)
- (1)行IH号及び列信号ラインの少なくても一万に信
号入力端子を・有するアクティブマトリクス基板に於い
て、液晶表示画面外部で隣合う信号ライン同士全父互に
、樹体及び半導体で接続することを特徴とするアクティ
ブマトリクス基板。 - (2) 該信号ラインのef線シライン接続している
前又は後の信号ラインを除いて、各信号ライン同士を接
続しでいる梼体及び半導体を切断すること全特徴とする
特許請求範囲第1項記載のアクティブマトリクス基截。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201274A JPS5991479A (ja) | 1982-11-17 | 1982-11-17 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201274A JPS5991479A (ja) | 1982-11-17 | 1982-11-17 | アクテイブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5991479A true JPS5991479A (ja) | 1984-05-26 |
Family
ID=16438237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201274A Pending JPS5991479A (ja) | 1982-11-17 | 1982-11-17 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991479A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179259A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置 |
| JPS61121080A (ja) * | 1984-11-19 | 1986-06-09 | 松下電器産業株式会社 | 薄膜トランジスタアレイの製造方法 |
| JPS62299993A (ja) * | 1986-06-20 | 1987-12-26 | 松下電器産業株式会社 | マトリクス型画像表示装置 |
| JPH0268522A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
-
1982
- 1982-11-17 JP JP57201274A patent/JPS5991479A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6179259A (ja) * | 1984-09-26 | 1986-04-22 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置 |
| JPS61121080A (ja) * | 1984-11-19 | 1986-06-09 | 松下電器産業株式会社 | 薄膜トランジスタアレイの製造方法 |
| JPS62299993A (ja) * | 1986-06-20 | 1987-12-26 | 松下電器産業株式会社 | マトリクス型画像表示装置 |
| JPH0268522A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321073B1 (en) | Liquid crystal display device | |
| US4820222A (en) | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby | |
| EP0376165B1 (en) | Method for manufacturing a liquid crystal display device | |
| US5453991A (en) | Integrated circuit device with internal inspection circuitry | |
| US4894690A (en) | Thin film transistor array incorporating a shorted circuit bypass technique | |
| US4832455A (en) | Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board | |
| CN204964956U (zh) | 一种阵列基板及显示面板 | |
| US6569725B1 (en) | Thin film transistor array and method for fabricating the same | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| JPS5991479A (ja) | アクテイブマトリクス基板 | |
| JP2000137239A (ja) | 液晶表示パネル | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| JP2583891B2 (ja) | アクテイブマトリクス表示装置の製造方法 | |
| JP3912856B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| JP2907607B2 (ja) | 液晶表示パネルとその製造方法 | |
| JPH0268522A (ja) | アクティブマトリックス基板 | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| JPS58207073A (ja) | 液晶表示装置 | |
| JPH08297292A (ja) | Cog方式液晶表示パネル | |
| JPH0810304B2 (ja) | 液晶表示装置 | |
| JPH03191330A (ja) | 2端子型スイッチングアレーの製造方法 | |
| JPH11183862A (ja) | 液晶表示装置 | |
| JPH04355729A (ja) | 液晶表示装置用アレイ基板の製造方法 |