JPH0259727A - アクティブマトリックス基板 - Google Patents
アクティブマトリックス基板Info
- Publication number
- JPH0259727A JPH0259727A JP63211015A JP21101588A JPH0259727A JP H0259727 A JPH0259727 A JP H0259727A JP 63211015 A JP63211015 A JP 63211015A JP 21101588 A JP21101588 A JP 21101588A JP H0259727 A JPH0259727 A JP H0259727A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- active matrix
- metal film
- matrix substrate
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示パネルに用いられるアクティブマト
リックス基板に関するものである。
リックス基板に関するものである。
従来の技術
近年、産業機器の小型化にともない従来からの表示装置
に代わる薄型平面表示装置が要望されている０種々ある
平面表示装置の中で液晶を用いた表示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
に代わる薄型平面表示装置が要望されている０種々ある
平面表示装置の中で液晶を用いた表示装置は、消費電力
が少なく、フルカラー表示が容易である点などから注目
されている。特に、表示画素の一つ一つにスイッチング
素子を設けたアクティブマトリックス型液晶表示パネル
は表示画質が優れているため携帯用のテレビなどに応用
されている。
第４図は従来のアクティブマトリックス基板の構成を示
す等価回路図である。第４図において、５１は薄膜トラ
ンジスタ、５２は信号線をショート状態にするための金
属膜パターン、Ｘ１〜Ｘｍは走査信号線、Ｙｌ−Ｙｎは
映像信号線である。
す等価回路図である。第４図において、５１は薄膜トラ
ンジスタ、５２は信号線をショート状態にするための金
属膜パターン、Ｘ１〜Ｘｍは走査信号線、Ｙｌ−Ｙｎは
映像信号線である。
ところが、アクティブマトリックス基板では、基板の製
造行程中に基板に帯電する静電気によってスイッチング
素子や走査信号線と映像信号線の交差部分の絶縁膜が破
壊され、ショート状態になってしまうという問題点があ
った。この静電気による絶縁膜の破壊防止対策として、
従来では第４図に示すようにアクティブマトリックス基
板の全ての端子を金属膜パターン５２でショートしてお
く方法が用いられていた。また、特開昭６１−４８９７
８号公報にみられるようにアクティブマトリックス基板
の走査信号線と映像信号線の片側だけをショートする方
法も提案されている。第５図にこの方法によるアクティ
ブマトリックス基板の構成図を示す。
造行程中に基板に帯電する静電気によってスイッチング
素子や走査信号線と映像信号線の交差部分の絶縁膜が破
壊され、ショート状態になってしまうという問題点があ
った。この静電気による絶縁膜の破壊防止対策として、
従来では第４図に示すようにアクティブマトリックス基
板の全ての端子を金属膜パターン５２でショートしてお
く方法が用いられていた。また、特開昭６１−４８９７
８号公報にみられるようにアクティブマトリックス基板
の走査信号線と映像信号線の片側だけをショートする方
法も提案されている。第５図にこの方法によるアクティ
ブマトリックス基板の構成図を示す。
発明が解決しようとする課題
しかしながら、第４図に示したような従来の静電気によ
る絶縁膜の破壊防止方法では、全ての端子がショートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠陥
、隣合う走査信号線どうしゃ映像信号線どうしのショー
ト欠陥、走査信号線と映像信号線のショートといったシ
ョート欠陥を検査することはできなかった。また、第５
図に示す特開昭６１−４８９７８号公報による方法では
断線欠陥の検査は行なえるものの、やはり信号線のショ
ート部分を切断するまでは基板のショート欠陥の検査は
行えなかった。
る絶縁膜の破壊防止方法では、全ての端子がショートさ
れているためアクティブマトリックス基板の完成後、シ
ョート部分を切断するまで信号線の断線による断線欠陥
、隣合う走査信号線どうしゃ映像信号線どうしのショー
ト欠陥、走査信号線と映像信号線のショートといったシ
ョート欠陥を検査することはできなかった。また、第５
図に示す特開昭６１−４８９７８号公報による方法では
断線欠陥の検査は行なえるものの、やはり信号線のショ
ート部分を切断するまでは基板のショート欠陥の検査は
行えなかった。
本発明はかかる点に鑑みてなされたもので、静電気によ
る絶縁膜の破壊を防止し、欠陥検査が行えるアクティブ
マトリックス基板を提供することを目的としている。
る絶縁膜の破壊を防止し、欠陥検査が行えるアクティブ
マトリックス基板を提供することを目的としている。
ｔｉ題を邂決するための手段
本発明は上記した課題を解決するために、アクティブマ
トリックス基板のスイッチング素子の走査信号線、映像
信号線を１本おきに複数本ずつガラス基板上に生成した
金属膜で接続し、かつ、信号線の入力端子の外側に形成
した共通電極パターンと複数本ずつ接続した信号線群を
半導体膜で接続するように構成したものである。
トリックス基板のスイッチング素子の走査信号線、映像
信号線を１本おきに複数本ずつガラス基板上に生成した
金属膜で接続し、かつ、信号線の入力端子の外側に形成
した共通電極パターンと複数本ずつ接続した信号線群を
半導体膜で接続するように構成したものである。
作用
本発明は上記した構成により、アクティブマトリックス
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と複数本ずつ接続した走査信
号線群と映像信号線群間のショート欠陥検査を行うこと
を可能とする。
基板における静電気による絶縁膜の破壊を防止すると共
に、信号線の断線欠陥検査と複数本ずつ接続した走査信
号線群と映像信号線群間のショート欠陥検査を行うこと
を可能とする。
実施例
以下、本発明の一実施例のアクティブマトリックス基板
について図面を参照しながら説明する。
について図面を参照しながら説明する。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図である。第１図において１は薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端子
、３は走査信号線および映像信号線を複数本ずつショー
トするための金属膜パターン、４は信号線の入力端子の
外側に共通電極として金属膜で形成した共通電極パター
ン、５は信号線を複数本ずつショートさせた金属膜パタ
ーン３と共通電極パターン４を接続する半導体膜、Ｘ１
〜Ｘｍは走査信号線、Ｙ１〜Ｙｎは映像信号線である０
本実施例では第１図に示すように走査信号線と映像信号
線は１本おきに金属膜パターン３に接続し、半導体膜５
を介して共通電極パターン４に接続されている。
クス基板の構成図である。第１図において１は薄膜トラ
ンジスタ、２は走査信号線および映像信号線の入力端子
、３は走査信号線および映像信号線を複数本ずつショー
トするための金属膜パターン、４は信号線の入力端子の
外側に共通電極として金属膜で形成した共通電極パター
ン、５は信号線を複数本ずつショートさせた金属膜パタ
ーン３と共通電極パターン４を接続する半導体膜、Ｘ１
〜Ｘｍは走査信号線、Ｙ１〜Ｙｎは映像信号線である０
本実施例では第１図に示すように走査信号線と映像信号
線は１本おきに金属膜パターン３に接続し、半導体膜５
を介して共通電極パターン４に接続されている。
第２図は金属膜パターン２と共通電極金属膜パターン３
を第１図のＡ部の構造図であり、第３図は第２図のａ−
ａ’部における略断面図である。
を第１図のＡ部の構造図であり、第３図は第２図のａ−
ａ’部における略断面図である。
第２図、第３図で本実施例の構造を説明する。信号線の
入力端子２をガラス基板１０上に形成するときに同時に
信号線をシｖ−トさせる金属膜パターン３も形成してお
く。次にスイッチング素子を形成するときに同時に金属
膜パターン３上に半導体膜５を形成する。そして、最後
に共通電極パターン４を信号線の補強膜とする金属膜１
２を形成するときに同時に形成する。半導体膜５は、数
Ｖの電圧を印加して行なう欠陥検査の時などには高い抵
抗値をもっているが、静電気によって数１００〜数ｋＶ
の高電圧が信号線に加わった場合では十分低抵抗となっ
て静電気による電流を共通電極パターン４に流すことが
できる。
入力端子２をガラス基板１０上に形成するときに同時に
信号線をシｖ−トさせる金属膜パターン３も形成してお
く。次にスイッチング素子を形成するときに同時に金属
膜パターン３上に半導体膜５を形成する。そして、最後
に共通電極パターン４を信号線の補強膜とする金属膜１
２を形成するときに同時に形成する。半導体膜５は、数
Ｖの電圧を印加して行なう欠陥検査の時などには高い抵
抗値をもっているが、静電気によって数１００〜数ｋＶ
の高電圧が信号線に加わった場合では十分低抵抗となっ
て静電気による電流を共通電極パターン４に流すことが
できる。
このように構成することでフォトマスクの枚数を増やす
ことなく静電気による絶縁膜破壊の防止対策を行うこと
ができる。また、第２図のｂ部で示す信号線と金属膜パ
ターン３の接続部分は検査終了後レーザ光線などで切断
しやすいように補強金属膜１２を形成していない。
ことなく静電気による絶縁膜破壊の防止対策を行うこと
ができる。また、第２図のｂ部で示す信号線と金属膜パ
ターン３の接続部分は検査終了後レーザ光線などで切断
しやすいように補強金属膜１２を形成していない。
次に本実施例による欠陥検査方法について説明する。信
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２１０−ブ針を接続し、抵抗値を測定することで検
査することができる。
号線の断線検査は、走査信号線、映像信号線とも片側の
端子は接続されていないので、金属膜パターン３と入力
端子２１０−ブ針を接続し、抵抗値を測定することで検
査することができる。
隣合う信号線どうしのショート欠陥検査は信号線が１本
おきに金属膜パターン３に接続されているため金属膜パ
ターン３にプローブ針を接続し、抵抗値を測定すること
で当該ブロックの中でのショート欠陥検査を行うことが
できる。また、走査信号線と映像信号線間のショート欠
陥検査は、各々の金属膜パターン３は半導体膜５を介し
て接続しているので電気的に十分高抵抗であり、走査信
号線側の金属膜パターンと映像信号線側の金属膜パター
ンにプローブ針を接続し、抵抗値を測定することで当該
ブロックの中でのショート欠陥検査を行うことができる
。
おきに金属膜パターン３に接続されているため金属膜パ
ターン３にプローブ針を接続し、抵抗値を測定すること
で当該ブロックの中でのショート欠陥検査を行うことが
できる。また、走査信号線と映像信号線間のショート欠
陥検査は、各々の金属膜パターン３は半導体膜５を介し
て接続しているので電気的に十分高抵抗であり、走査信
号線側の金属膜パターンと映像信号線側の金属膜パター
ンにプローブ針を接続し、抵抗値を測定することで当該
ブロックの中でのショート欠陥検査を行うことができる
。
発明の効果
以上の説明のように本発明は、アクティブマトリックス
基板のスイッチング素子の信号線を一本おきに複数本ず
つガラス基板上に生成した金属膜で接続し、かつ、信号
線の入力端子の外側に形成した金属膜のパターンと前記
複数本ずつ接続した信号線群を半導体膜で接続すること
で、静電気による絶縁膜破壊の保護を行うと共に、走査
信号線、映像信号線の断線欠陥検査やショート欠陥検査
を行うことが可能であるというすぐれた効果を有する。
基板のスイッチング素子の信号線を一本おきに複数本ず
つガラス基板上に生成した金属膜で接続し、かつ、信号
線の入力端子の外側に形成した金属膜のパターンと前記
複数本ずつ接続した信号線群を半導体膜で接続すること
で、静電気による絶縁膜破壊の保護を行うと共に、走査
信号線、映像信号線の断線欠陥検査やショート欠陥検査
を行うことが可能であるというすぐれた効果を有する。
第１図は本発明の一実施例におけるアクティブマトリッ
クス基板の構成図、第２図は第１図のＡ部の構造図、第
３図は第２図のａ−ａ″部における略断面図、第４図、
第５図は従来のアクティブマトリックス基板の構成を示
す構成図である。 １・・・・・・薄膜トランジスタ、２・・・・・・入力
端子、３・・・・・・金属膜パターン、４・・・・・・
共通電極パターン、５・・・・・・半導体膜、ｘ１〜Ｘ
ｍ・・・・・・走査信号線、Ｙ１〜Ｙｎ・・・・・・映
像信号線。 代理人の氏名 弁理士 粟野重孝 はか１名３− 金属
膜パターン ４− 共通を極バターシ ５−半導＃膳 第 図 第 図
クス基板の構成図、第２図は第１図のＡ部の構造図、第
３図は第２図のａ−ａ″部における略断面図、第４図、
第５図は従来のアクティブマトリックス基板の構成を示
す構成図である。 １・・・・・・薄膜トランジスタ、２・・・・・・入力
端子、３・・・・・・金属膜パターン、４・・・・・・
共通電極パターン、５・・・・・・半導体膜、ｘ１〜Ｘ
ｍ・・・・・・走査信号線、Ｙ１〜Ｙｎ・・・・・・映
像信号線。 代理人の氏名 弁理士 粟野重孝 はか１名３− 金属
膜パターン ４− 共通を極バターシ ５−半導＃膳 第 図 第 図
Claims (3)
- （１）ガラス基板上にスイッチング素子をマトリックス
状に配置したアクティブマトリックス基板であって、前
記スイッチング素子の信号線を１本おきに複数本ずつ前
記ガラス基板上に生成した金属膜で接続し、かつ、前記
信号線の入力端子の外側に形成した金属膜のパターンと
前記複数本ずつ接続した信号線群を半導体膜で接続して
いることを特徴とするアクティブマトリックス基板。 - （２）信号線の入力端子の外側に形成した金属膜のパタ
ーンは、前記信号線のパターン幅より十分太くして共通
電極としたことを特徴とする請求項（１）記載のアクテ
ィブマトリックス基板。 - （３）スイッチング素子が二端子素子、あるいは、薄膜
トランジスタで構成されていることを特徴とする請求項
（１）記載のアクティブマトリックス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21101588A JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21101588A JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259727A true JPH0259727A (ja) | 1990-02-28 |
| JPH0711641B2 JPH0711641B2 (ja) | 1995-02-08 |
Family
ID=16598931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21101588A Expired - Fee Related JPH0711641B2 (ja) | 1988-08-25 | 1988-08-25 | アクティブマトリックス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711641B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268522A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
| JPH06337438A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 液晶表示装置及びその製造方法 |
| NL9400925A (nl) * | 1993-06-11 | 1995-01-02 | Sharp Kk | Inspectie-inrichting en inspectiewerkwijze voor display-inrichting. |
| JP2006126619A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JPWO2007055047A1 (ja) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | 表示装置およびそれを備える電子機器 |
-
1988
- 1988-08-25 JP JP21101588A patent/JPH0711641B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268522A (ja) * | 1988-09-02 | 1990-03-08 | Matsushita Electric Ind Co Ltd | アクティブマトリックス基板 |
| JPH06337438A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 液晶表示装置及びその製造方法 |
| NL9400925A (nl) * | 1993-06-11 | 1995-01-02 | Sharp Kk | Inspectie-inrichting en inspectiewerkwijze voor display-inrichting. |
| US5473261A (en) * | 1993-06-11 | 1995-12-05 | Sharp Kabushiki Kaisha | Inspection apparatus and method for display device |
| JP2006126619A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JPWO2007055047A1 (ja) * | 2005-11-10 | 2009-04-30 | シャープ株式会社 | 表示装置およびそれを備える電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0711641B2 (ja) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01161316A (ja) | 液晶表示装置の検査方法 | |
| JP3190238B2 (ja) | アクティブマトリクス液晶パネルの欠陥検出方法 | |
| CN204964956U (zh) | 一种阵列基板及显示面板 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| KR910006306B1 (ko) | 능동매트릭스 기판에 대한 전기적 시험방법 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
| JPH0259727A (ja) | アクティブマトリックス基板 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JPH1026750A (ja) | 液晶表示パネル | |
| JPH0219839A (ja) | アクティブマトリックス基板 | |
| JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH0268522A (ja) | アクティブマトリックス基板 | |
| JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| US12223866B2 (en) | Display substrate, test method for the same and display device | |
| JP2001264788A (ja) | 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 | |
| JPH02256028A (ja) | アクティブマトリックス基板 | |
| JPH10268273A (ja) | 液晶表示基板 | |
| JPH079506B2 (ja) | 表示装置の静電気による破壊防止方法 | |
| JP2912189B2 (ja) | 液晶パネルの検査方法 | |
| JPH1138375A (ja) | 液晶表示装置の検査方法および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |