JPS5991508A - 複写機の異常検出方法 - Google Patents
複写機の異常検出方法Info
- Publication number
- JPS5991508A JPS5991508A JP57201061A JP20106182A JPS5991508A JP S5991508 A JPS5991508 A JP S5991508A JP 57201061 A JP57201061 A JP 57201061A JP 20106182 A JP20106182 A JP 20106182A JP S5991508 A JPS5991508 A JP S5991508A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- data
- copying machine
- volatile memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、複写機の異常検出方法に関する。
近年、多くの複写機がマイクロプロセソサヲ制御装置に
使用するようになってきている。
使用するようになってきている。
通常、複写機はコピ一枚数カウントデータ、自己診断用
データおよびジャム・異常検出用データ等からなる保守
データを、その複写機が同一のユーザーに使用されてい
る間にわたって保持する必要がある。
データおよびジャム・異常検出用データ等からなる保守
データを、その複写機が同一のユーザーに使用されてい
る間にわたって保持する必要がある。
そこで従来、上記した複写機ではこのような保守データ
を不揮発性メモリ（例えばＮＯＶＲＡＭやバッテリバッ
クアップされたＣ −ＭＯ８形ＲＡＭ ）に記憶させる
とともに、この不揮発性メモリの記憶内容が供給電源の
急変や外来ノイズ等の原因によって破壊されないように
適宜な回路を付加するようにしていた。
を不揮発性メモリ（例えばＮＯＶＲＡＭやバッテリバッ
クアップされたＣ −ＭＯ８形ＲＡＭ ）に記憶させる
とともに、この不揮発性メモリの記憶内容が供給電源の
急変や外来ノイズ等の原因によって破壊されないように
適宜な回路を付加するようにしていた。
しかしながら、このような防止策を講じたとしても、電
源の瞬断等によるマイクロプロセッサの誤動作あるいは
マイクロプロセッサを含むＣＰＵボード上のＩＣの故障
等によシ、上記した不揮発性メモリへのデータのミスラ
イトが発生してこのメモリの記憶内容が破壊され、した
がって、複写機が誤動作するという問題をしばしば生じ
ていた。
源の瞬断等によるマイクロプロセッサの誤動作あるいは
マイクロプロセッサを含むＣＰＵボード上のＩＣの故障
等によシ、上記した不揮発性メモリへのデータのミスラ
イトが発生してこのメモリの記憶内容が破壊され、した
がって、複写機が誤動作するという問題をしばしば生じ
ていた。
本発明は、このような問題を解決し、不揮発性メモリへ
のミスライトを検出して複写機の誤動作を防止する複写
機の異常検出方法を提供することを目的としている。
のミスライトを検出して複写機の誤動作を防止する複写
機の異常検出方法を提供することを目的としている。
以下、添附図面を参照しながら本発明の実施例を詳細に
説明する。
説明する。
第１図は、本発明の一実施例に係る複写（幾の制御装置
１を示している。同図において、制御装置１はマイクロ
プロセッサからなるＣＰＵ （中央処理装り１１、複写
機本体２の制御プログラムおよび後述する異常検出プロ
グラム等−と記憶しているＲＯＭ （リード・オンリ・
メモリ）１２、ＣＰＵ １１のデータ記憶部およびワー
クエリアをなすＲＡＭ（ランダム・アクセス・メモリ）
１３および複写機本体２とＣＰＵ １１とをインターフ
ェースするｌ１０（入出力部）１４から構成されておシ
、さらに、ＣＰＵ １１には保守データを記憶するため
の不揮発性メモリ３が接続されている。
１を示している。同図において、制御装置１はマイクロ
プロセッサからなるＣＰＵ （中央処理装り１１、複写
機本体２の制御プログラムおよび後述する異常検出プロ
グラム等−と記憶しているＲＯＭ （リード・オンリ・
メモリ）１２、ＣＰＵ １１のデータ記憶部およびワー
クエリアをなすＲＡＭ（ランダム・アクセス・メモリ）
１３および複写機本体２とＣＰＵ １１とをインターフ
ェースするｌ１０（入出力部）１４から構成されておシ
、さらに、ＣＰＵ １１には保守データを記憶するため
の不揮発性メモリ３が接続されている。
不揮発性メモリ３とＣＰＵ １１との接続態様を第２図
に例示する。同図において、上記制御装置１を実装して
いるＣＰＵポード１ａにはコネクタ１ｂが設けられてお
り、このコネクタ１ｂと、不揮発性メモリ３を収容した
不揮発性メモリボックス３ａの入出力端子３ｂとが嵌合
し、これによってＣＰＵ １１と不揮発性メモリ３との
接続がなされる。
に例示する。同図において、上記制御装置１を実装して
いるＣＰＵポード１ａにはコネクタ１ｂが設けられてお
り、このコネクタ１ｂと、不揮発性メモリ３を収容した
不揮発性メモリボックス３ａの入出力端子３ｂとが嵌合
し、これによってＣＰＵ １１と不揮発性メモリ３との
接続がなされる。
なお、不揮発性メモリボックス３ａは、不揮発性メモリ
３の他にこのメモリに必要な周辺回路をなす部品を収容
しており、特に不揮発性メモリ３がＣ−ＭＯＳ形のＲＡ
Ｍである場合には、バックアップ用電源も収容している
。また、同図は、ＣＰＵポード１ａおよび不揮発性メモ
リボックス３ａの外観の概略のみ示している。
３の他にこのメモリに必要な周辺回路をなす部品を収容
しており、特に不揮発性メモリ３がＣ−ＭＯＳ形のＲＡ
Ｍである場合には、バックアップ用電源も収容している
。また、同図は、ＣＰＵポード１ａおよび不揮発性メモ
リボックス３ａの外観の概略のみ示している。
第３図は、不揮発性メモリ３の記憶内容を例示したメモ
リマツプである。このように、不揮発性メモリ３にはコ
ピ一枚数をあられすデータであるコピ一枚数カウンタ、
尚該複写機に固有なデータである診１′ｆｆＩ用データ
およびジャムや異常の内容をあられすデータであるジャ
ム・異常検出データ等をそれぞれ記憶する記憶領域がお
のおの設定されており、さらにこれらのデータ間の記憶
領域すなわち通常の処理では使用しない記憶領域に、後
述するチェック用データＤｉ、Ｄ２．・・・、 Ｄｎの
記憶領域が設定されている。
リマツプである。このように、不揮発性メモリ３にはコ
ピ一枚数をあられすデータであるコピ一枚数カウンタ、
尚該複写機に固有なデータである診１′ｆｆＩ用データ
およびジャムや異常の内容をあられすデータであるジャ
ム・異常検出データ等をそれぞれ記憶する記憶領域がお
のおの設定されており、さらにこれらのデータ間の記憶
領域すなわち通常の処理では使用しない記憶領域に、後
述するチェック用データＤｉ、Ｄ２．・・・、 Ｄｎの
記憶領域が設定されている。
本発明は、このように不揮発性メモリ３にチェック用デ
ータＤＩ 、Ｄ２ 、・・・、 Ｄｎをそれぞれ記憶さ
せるとともに、これらのチェック用データの内容を逐次
監視し、データが変化した場合これをＣＰＵ １１が不
揮発性メモリ３をミスライトしたこと、すなわちＣＰＵ
１１の動作が異常になったこととして判別するように
している。また、不揮発性メモリ３の広い範囲にわたっ
てチェック用データＤｉ、Ｄ２．・・・ｒ Ｄｎを分散
して記憶している理由は、不揮発性メモリ３に対するミ
スライトの検出確率を高めるためである。
ータＤＩ 、Ｄ２ 、・・・、 Ｄｎをそれぞれ記憶さ
せるとともに、これらのチェック用データの内容を逐次
監視し、データが変化した場合これをＣＰＵ １１が不
揮発性メモリ３をミスライトしたこと、すなわちＣＰＵ
１１の動作が異常になったこととして判別するように
している。また、不揮発性メモリ３の広い範囲にわたっ
てチェック用データＤｉ、Ｄ２．・・・ｒ Ｄｎを分散
して記憶している理由は、不揮発性メモリ３に対するミ
スライトの検出確率を高めるためである。
第４図は、ＣＰＵ １１が実行する異常検出処理ルーチ
ンの一例を示すフローチ、ヤードであシ、この異常検出
処理ルーチンは、ＣＰＵ １１が実行する複写機の制御
処理ルーチンの中に組み込まれＲＯＭ１２に記憶されて
いる。また、ＣＰＵ １１がこの制御処理ルーチンを１
サイクル実行するさいに要する時間は数ｍ５ｅｃ程度で
あシ、したがってこの異常検出方法ルーテンも数ｍ５ｅ
ｅ程度の間隙でくり返し実行される。
ンの一例を示すフローチ、ヤードであシ、この異常検出
処理ルーチンは、ＣＰＵ １１が実行する複写機の制御
処理ルーチンの中に組み込まれＲＯＭ１２に記憶されて
いる。また、ＣＰＵ １１がこの制御処理ルーチンを１
サイクル実行するさいに要する時間は数ｍ５ｅｃ程度で
あシ、したがってこの異常検出方法ルーテンも数ｍ５ｅ
ｅ程度の間隙でくり返し実行される。
以上の構成で、ＣＰＵ １１の動作が異常になる確率は
、電源の投入時および停止時のように電源電圧（ＣＰＵ
１１への供給電圧）が不安定なときが最も高く、した
がって、特に電源が瞬断した場合にＣＰＵ １１が異常
作動しやすい。
、電源の投入時および停止時のように電源電圧（ＣＰＵ
１１への供給電圧）が不安定なときが最も高く、した
がって、特に電源が瞬断した場合にＣＰＵ １１が異常
作動しやすい。
そこで、本実施例では、電源投入時から所定時間（数８
ｅｃ程度）経過するまでの間と、その後とで処理態様を
若干変化させている。
ｅｃ程度）経過するまでの間と、その後とで処理態様を
若干変化させている。
すなわち、電源投入後から所定時間経過したことを判別
する判断４１の結果がＮｏの場合は、即座に不揮発性メ
モリ３から各チェック用データＤ １ 、 Ｄ ２ 、
− 、 Ｄｎを読み出しく処理４５）、この読み出した
チェック用データＤＩ、Ｄ２．・・・。
する判断４１の結果がＮｏの場合は、即座に不揮発性メ
モリ３から各チェック用データＤ １ 、 Ｄ ２ 、
− 、 Ｄｎを読み出しく処理４５）、この読み出した
チェック用データＤＩ、Ｄ２．・・・。
Ｄｎを、あらかじめＲＯＭ １２に記憶させであるチェ
ック用データすなわち不揮発性メモリ３に記憶させたデ
ータＤＩ 、Ｄ２ 、・・・＋ Ｄｎのもとのデータと
それぞれ比較して変化したものがあるか否かを判別する
（判に、ｌ’１４６）。
ック用データすなわち不揮発性メモリ３に記憶させたデ
ータＤＩ 、Ｄ２ 、・・・＋ Ｄｎのもとのデータと
それぞれ比較して変化したものがあるか否かを判別する
（判に、ｌ’１４６）。
とのＹｌ断４６の結果がＹＥＳの場合は、ＣＰＵ １１
の動作が異常となり、不揮発性メモリ３において、通常
、この異常検出始３１）ルーチン以外では使用しない記
・ｌ、意領域に（’］らかのデータを書き込んだ々ｈ合
であり、同時に不揮発性メモリ３の記憶内容が破壊さｎ
た（異常になった）ことをあられしている。
の動作が異常となり、不揮発性メモリ３において、通常
、この異常検出始３１）ルーチン以外では使用しない記
・ｌ、意領域に（’］らかのデータを書き込んだ々ｈ合
であり、同時に不揮発性メモリ３の記憶内容が破壊さｎ
た（異常になった）ことをあられしている。
そこでこの場合には、処理４７を実行して複写椴本体２
の表示器に）′」Σ常を表示するとともに栓写機を停止
し、この後に次のルーチンへ移行する。
の表示器に）′」Σ常を表示するとともに栓写機を停止
し、この後に次のルーチンへ移行する。
゛まだ、判［切４６の結果がＮＯの場合は、ＣＰＵ１１
が王宮であると小川イ′１１できるため、異常夛示を行
々わずに次のルーチンへと移行する。
が王宮であると小川イ′１１できるため、異常夛示を行
々わずに次のルーチンへと移行する。
１ｄ源投入後から所定時間を経過したのちにおいてＣＰ
Ｕがこの異常検出始Ｊ」ルーチンを実行するさいには、
４′４Ｊ断４１の結果がＹＥＳとなう、判断４２を実行
してＲＡＭ １３にＣＰＵ １ ］が設定する「書込完
了フラグ」の内容が１″′であるか否かを調べる。この
判断４２の結果がＮＯの場合はＲＡＭ ｉ ３の内容が
全てクリアされた後、す々わら電源投入後から所定時間
を経過した直径であり、ＣＰＵ １１（・寸処理４３を
実行してＲＯＭ １２から読み出したチェック用データ
をそれぞれに対応した不揮発性メモリ３の記憶領域に記
′１急させ、処理４４を実行して「書込完了フラグ」に
”１”を入力する。そして、その後は上述と同様にして
処理４５以後を実行する。
Ｕがこの異常検出始Ｊ」ルーチンを実行するさいには、
４′４Ｊ断４１の結果がＹＥＳとなう、判断４２を実行
してＲＡＭ １３にＣＰＵ １ ］が設定する「書込完
了フラグ」の内容が１″′であるか否かを調べる。この
判断４２の結果がＮＯの場合はＲＡＭ ｉ ３の内容が
全てクリアされた後、す々わら電源投入後から所定時間
を経過した直径であり、ＣＰＵ １１（・寸処理４３を
実行してＲＯＭ １２から読み出したチェック用データ
をそれぞれに対応した不揮発性メモリ３の記憶領域に記
′１急させ、処理４４を実行して「書込完了フラグ」に
”１”を入力する。そして、その後は上述と同様にして
処理４５以後を実行する。
そして、電源投入後から所定時間を経過した直後の１制
御ザイクルを経過したのちＫとの異常検出処理ルーチン
を実行したさいには、判断４１の結果がＹＥＳかつ判断
４２の結果がＹＥＳとなり、したがって、ＣＰＵ １１
！ま処理４５に移行してそれ以後の処理を実行する、 なお・、この異常検出処理ルーチン（は、電源投入時以
前にチェック用データＤｉ 、Ｄ２ 、・・、 Ｄｎが
不揮発性メモリ３の所定の記憶領域内にそれぞれ記憶さ
れているという前提を必要とし、したがって、例えばＣ
ＰＵボード１ａに不揮発（（、ｌＨメモｌ） ｙｌ−”
ックス３ａを接続した時点す々わち桟写観が製品として
出荷される時点あるい（ｄその前の時点で、ＲＯＭ １
．２に記憶させであるチェック用データと同じデータを
不揮発性メモリ３の所定の記憶領域内（二それぞれ記憶
させるという処理が必要である。
御ザイクルを経過したのちＫとの異常検出処理ルーチン
を実行したさいには、判断４１の結果がＹＥＳかつ判断
４２の結果がＹＥＳとなり、したがって、ＣＰＵ １１
！ま処理４５に移行してそれ以後の処理を実行する、 なお・、この異常検出処理ルーチン（は、電源投入時以
前にチェック用データＤｉ 、Ｄ２ 、・・、 Ｄｎが
不揮発性メモリ３の所定の記憶領域内にそれぞれ記憶さ
れているという前提を必要とし、したがって、例えばＣ
ＰＵボード１ａに不揮発（（、ｌＨメモｌ） ｙｌ−”
ックス３ａを接続した時点す々わち桟写観が製品として
出荷される時点あるい（ｄその前の時点で、ＲＯＭ １
．２に記憶させであるチェック用データと同じデータを
不揮発性メモリ３の所定の記憶領域内（二それぞれ記憶
させるという処理が必要である。
これは、出荷テスト時にＣＰＵ １１に実行させてもよ
いし、才だ、不揮発性メモリ３にあらかじめ記憶さぜる
ようにしてもよい。
いし、才だ、不揮発性メモリ３にあらかじめ記憶さぜる
ようにしてもよい。
以上説明したように、本発明によれば不揮発性メモリの
ミスライトを検出でき、かつミスライトを検出したさい
には複写機の動作を停止するので桟写（熾の誤動作を防
止できるという効果を有する。
ミスライトを検出でき、かつミスライトを検出したさい
には複写機の動作を停止するので桟写（熾の誤動作を防
止できるという効果を有する。
第１図は、本発明の一実施例に係る複写機の１ｎ１１イ
、１ｊ装ｆ１］を示すブロック図、第２図は、ＣＰＵボ
ードと不（１（Ｘ発性メモリ・ビ、クスとのＵ１態様を
例示した斜視図、第３図は、不揮発性メモリのメモリマ
ツプ、第４図は、異常検出処理の一実施例を示しプこフ
ローチャートである。 ■・・！ｌｉｉ制御装置、３・・・不揮発性メモリ、１
１・・ＣＰＵ 、 １２− ＲＯＭ、 １３−−−
ＲＡ＋Ｍ 。 ε１５７図 第２図 ａ 第３図 第４図
、１ｊ装ｆ１］を示すブロック図、第２図は、ＣＰＵボ
ードと不（１（Ｘ発性メモリ・ビ、クスとのＵ１態様を
例示した斜視図、第３図は、不揮発性メモリのメモリマ
ツプ、第４図は、異常検出処理の一実施例を示しプこフ
ローチャートである。 ■・・！ｌｉｉ制御装置、３・・・不揮発性メモリ、１
１・・ＣＰＵ 、 １２− ＲＯＭ、 １３−−−
ＲＡ＋Ｍ 。 ε１５７図 第２図 ａ 第３図 第４図
Claims (1)
- 保守データを不揮発性メモリに記憶し保存する複写機の
異常検出方法において、チェック用データを不揮発メモ
リの所定の記憶領域に記憶させ、その後はこのチェック
用データを逐次監視し、このチェ、り用データが変化し
たことを検出した場合これを複写機の制御装置の異常と
して判断し、複写機の動作を停止するとともにこの異常
を表示するようにしたことを特徴とした複写機の異常検
出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201061A JPS5991508A (ja) | 1982-11-18 | 1982-11-18 | 複写機の異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57201061A JPS5991508A (ja) | 1982-11-18 | 1982-11-18 | 複写機の異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5991508A true JPS5991508A (ja) | 1984-05-26 |
Family
ID=16434729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57201061A Pending JPS5991508A (ja) | 1982-11-18 | 1982-11-18 | 複写機の異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991508A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140956A (ja) * | 1984-12-13 | 1986-06-28 | Iwatsu Electric Co Ltd | 製版機の制御装置 |
| JPS61267408A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | 受信機 |
| JPH08271281A (ja) * | 1995-03-30 | 1996-10-18 | Nippon Seiki Co Ltd | 電子式走行距離計 |
-
1982
- 1982-11-18 JP JP57201061A patent/JPS5991508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140956A (ja) * | 1984-12-13 | 1986-06-28 | Iwatsu Electric Co Ltd | 製版機の制御装置 |
| JPS61267408A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | 受信機 |
| JPH08271281A (ja) * | 1995-03-30 | 1996-10-18 | Nippon Seiki Co Ltd | 電子式走行距離計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10296986B4 (de) | Verfahren und Vorrichtung zum Programmieren eines BIOS | |
| JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
| JPS5991508A (ja) | 複写機の異常検出方法 | |
| JPH08178976A (ja) | 電源遮断検出装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP3157759B2 (ja) | 活線挿抜検出方式 | |
| JP2000235483A (ja) | 情報処理装置 | |
| JP4821747B2 (ja) | 数値制御装置および数値制御プログラム | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH07271676A (ja) | メモリチップ挿入位置チェック装置 | |
| JPH1125005A (ja) | メモリ制御方法 | |
| JP3211285B2 (ja) | 生産設備 | |
| JPH10171546A (ja) | 起動監視装置 | |
| JPS61204648A (ja) | 自己診断機能付き複写機 | |
| JP3060376U (ja) | メモリ装置 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH047796A (ja) | 脱着型電子式メモリのリードライト装置 | |
| JPH04363713A (ja) | プログラマブルコントローラ | |
| JPH05297901A (ja) | プロセス制御装置 | |
| JPH04105136A (ja) | 電子機器 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPH08235026A (ja) | Ｃｐｕ動作異常検出システム | |
| JP2004334270A (ja) | エラーログ取得方法およびこれを利用したエラーログ取得装置 |