JPS5994151A - 状態履歴記憶装置 - Google Patents
状態履歴記憶装置Info
- Publication number
- JPS5994151A JPS5994151A JP57203156A JP20315682A JPS5994151A JP S5994151 A JPS5994151 A JP S5994151A JP 57203156 A JP57203156 A JP 57203156A JP 20315682 A JP20315682 A JP 20315682A JP S5994151 A JPS5994151 A JP S5994151A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- memory
- address
- bit signal
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、状態履歴記憶装置、特に、情報処理装置に内
蔵され情報処理装置の状態情報を逐次記憶する状態履歴
記憶装置に関する。
蔵され情報処理装置の状態情報を逐次記憶する状態履歴
記憶装置に関する。
一般に、情報処理装置が動作中に異常を検出しｂす、障
害によって動作を停止した場合にその異常や障害などの
原因を調査する手段のひとつとして、異常や障害などを
検出するまでの情報処理装置内部の状態情報を履歴情報
として記憶しておき、この状態情報の内容によって異常
や障害などの原因を判定する方法が採用されている。
害によって動作を停止した場合にその異常や障害などの
原因を調査する手段のひとつとして、異常や障害などを
検出するまでの情報処理装置内部の状態情報を履歴情報
として記憶しておき、この状態情報の内容によって異常
や障害などの原因を判定する方法が採用されている。
従来の状態履歴記憶装置は、インクリメント信号により
更新されて上位ビット信号および下位ビット信号を出力
するカウンタと、前記上位ビット信号および前記下位ビ
ット信号で指定されるアドレスに状態情報を記憶するメ
そリブロックとを含んで構成される。
更新されて上位ビット信号および下位ビット信号を出力
するカウンタと、前記上位ビット信号および前記下位ビ
ット信号で指定されるアドレスに状態情報を記憶するメ
そリブロックとを含んで構成される。
このように従来の状態履歴記憶装置では記憶する状態情
報はあらかじめ定められておシ、所定の時刻ごとに状態
履歴記憶装置の記憶部の所定の領域へ書き込みが行なわ
れる。
報はあらかじめ定められておシ、所定の時刻ごとに状態
履歴記憶装置の記憶部の所定の領域へ書き込みが行なわ
れる。
記憶部の全てあ領域に書き込みが行なわれると、最も古
く書き込まれた領域から順に再使用され、との書込動作
は情報処理装置に異常が検出されるか障害によって動作
が停止されるまでくり返される。
く書き込まれた領域から順に再使用され、との書込動作
は情報処理装置に異常が検出されるか障害によって動作
が停止されるまでくり返される。
従って、状態履歴記憶装置により収集される状態情報を
過去何回分まで遡って利用できるかは、記憶部のワード
数によって決ってしまう。
過去何回分まで遡って利用できるかは、記憶部のワード
数によって決ってしまう。
それゆえ従来の内蔵形の状態履歴記憶装置では記憶部の
ワード数が一定であるため、有効となる状態情報の収集
回数は全ての状態情報について一定であった。
ワード数が一定であるため、有効となる状態情報の収集
回数は全ての状態情報について一定であった。
そのため、長期間にわたる履歴を必要とし々い状態情報
でも他の状態情報と同じ期間の履歴が記憶されるので、
無駄ガワードが費やされることになシ、記憶回路（記憶
素子）が大きくなるという欠点があった。
でも他の状態情報と同じ期間の履歴が記憶されるので、
無駄ガワードが費やされることになシ、記憶回路（記憶
素子）が大きくなるという欠点があった。
すなわち、従来の状態履歴記憶装置は、多大の記憶容量
を要するという欠点があった。
を要するという欠点があった。
本発明の目的は、記憶容量を削減できる状態履歴記憶装
置を提供することにある。
置を提供することにある。
すなわち、本発明の目的は記憶する状態情報を複数個に
分割し、分割したそれぞれの状態情報にそれぞれワード
数の異なるメモリブロックをわシあてそれぞれのメモリ
ブロックを一個のカウンタ↓ の出力アドレスすることにより、状態情報の種類に応じ
て有効となる情報収集回数を違えた状態履歴記憶装置を
提供することにある。
分割し、分割したそれぞれの状態情報にそれぞれワード
数の異なるメモリブロックをわシあてそれぞれのメモリ
ブロックを一個のカウンタ↓ の出力アドレスすることにより、状態情報の種類に応じ
て有効となる情報収集回数を違えた状態履歴記憶装置を
提供することにある。
本発明の状態履歴記憶装置は、インクリメント信号によ
り更新されて上位ビット信号および下位ビット信号を出
力するカウンタと、前記上位ビット信号および前記下位
ビット信号で指定されるアドレスに第１の状態情報を記
憶する第１のメモリブロックと、前記下位ビット信号で
指示されるアドレスに第２の状態情報を記憶する第２の
メモリブロックとを含んで構成される。
り更新されて上位ビット信号および下位ビット信号を出
力するカウンタと、前記上位ビット信号および前記下位
ビット信号で指定されるアドレスに第１の状態情報を記
憶する第１のメモリブロックと、前記下位ビット信号で
指示されるアドレスに第２の状態情報を記憶する第２の
メモリブロックとを含んで構成される。
すなわち、本発明の状態履歴記憶装置は、内部の状態情
報を逐次記憶しておき、動作中の異常や障害の原因を記
憶された状態情報によって調査する情報処理装置におい
て、それぞれ記憶ワード数が異なる複数個のメモリブロ
ックからなる記憶手段と、前記メモリブロックそれぞれ
の記憶ワード数に対応し７たビットを前記メモリブロッ
ク内のアドレスとして使用するだめのアドレス手段とを
有し、複数の状態情報を相異なるメモリブロックに書き
込めるように構成される。
報を逐次記憶しておき、動作中の異常や障害の原因を記
憶された状態情報によって調査する情報処理装置におい
て、それぞれ記憶ワード数が異なる複数個のメモリブロ
ックからなる記憶手段と、前記メモリブロックそれぞれ
の記憶ワード数に対応し７たビットを前記メモリブロッ
ク内のアドレスとして使用するだめのアドレス手段とを
有し、複数の状態情報を相異なるメモリブロックに書き
込めるように構成される。
すなわち、本発明の状態履歴記憶装置は、それぞれ記憶
ワード数が異なる複数個のメモリブロックからなる記憶
手段と、前記メモリブロックそれぞれの記憶ワード数に
対応したビットを前記メモリブロック内のアドレスとし
て使用するだめのアドレス手段とから構成される。
ワード数が異なる複数個のメモリブロックからなる記憶
手段と、前記メモリブロックそれぞれの記憶ワード数に
対応したビットを前記メモリブロック内のアドレスとし
て使用するだめのアドレス手段とから構成される。
次に、本発明の実施例について、図面を参照して詳糾に
説明する。
説明する。
第１図は、本発明の一実施例を示すブロック図である。
第１図に示す状態履歴記憶装置は、供給される第１の状
態情＠２１を記憶するメモリ１と、供給５− される第２の状態情報２２を記憶するメモリ２と、メモ
リ２のアドレスを指定するための下位ビット信号１２と
この下位ビット信号１２と上位ビット信号１１とでメモ
リ１のアドレスを指定するカウンタ３と、制御情報１５
をもとにカウンタ３にインクリメント信号１３を送出し
、同じく前記制御情報１５をもとにメモリ１およびメモ
リ２に書込抑止信号１４を送出する制御回路４とを含ん
で構成されている。
態情＠２１を記憶するメモリ１と、供給５− される第２の状態情報２２を記憶するメモリ２と、メモ
リ２のアドレスを指定するための下位ビット信号１２と
この下位ビット信号１２と上位ビット信号１１とでメモ
リ１のアドレスを指定するカウンタ３と、制御情報１５
をもとにカウンタ３にインクリメント信号１３を送出し
、同じく前記制御情報１５をもとにメモリ１およびメモ
リ２に書込抑止信号１４を送出する制御回路４とを含ん
で構成されている。
次に、第１図に示す実Ｎｉ例の動作を詳細に詩興ら出力
される上位ビット信号１１および下位ビット信号１２と
で指定されるアドレスに書き込まれる。カウンタ３は制
御回路４から与えられるインクリメント信号１３により
カウントアツプするので、状態情＠２１はメモリ１のア
ドレス順に書き込まれることになる。カウンタ３がオー
バフローした場合には、メモリ１の（）番地に戻って書
込動作が継続される。
される上位ビット信号１１および下位ビット信号１２と
で指定されるアドレスに書き込まれる。カウンタ３は制
御回路４から与えられるインクリメント信号１３により
カウントアツプするので、状態情＠２１はメモリ１のア
ドレス順に書き込まれることになる。カウンタ３がオー
バフローした場合には、メモリ１の（）番地に戻って書
込動作が継続される。
６一
メモリ２に与えられる第２の状態情報２２は前記カウン
タ３から出力される下位ビット信号１２で指定されるア
ドレスに順次’ｊ４Ｆき込まれる。下位ビット信号１２
がオーバーフローした場合、およびカウンタ３がオーバ
ーフローした場合には、メモリ２のＯ番地に戻って書込
動作が継続される。
タ３から出力される下位ビット信号１２で指定されるア
ドレスに順次’ｊ４Ｆき込まれる。下位ビット信号１２
がオーバーフローした場合、およびカウンタ３がオーバ
ーフローした場合には、メモリ２のＯ番地に戻って書込
動作が継続される。
制御情＠１５によシ停止指示が与えられると制御回路４
は、書込抑止信号１４を送出して、メモリ１およびメモ
リ２への状態情１ｉ２１．２２の書込みを抑止し、同時
にカウンタ３へのインクリメント信号１３の送出を停止
する。この動作によシ、メモリ１おにびメモリ２には停
止指示の到来以前に記憶された状態情報２１．２２が保
存され、最新・ の状態情報の書込番地がカウンタ３
に併存される。
は、書込抑止信号１４を送出して、メモリ１およびメモ
リ２への状態情１ｉ２１．２２の書込みを抑止し、同時
にカウンタ３へのインクリメント信号１３の送出を停止
する。この動作によシ、メモリ１おにびメモリ２には停
止指示の到来以前に記憶された状態情報２１．２２が保
存され、最新・ の状態情報の書込番地がカウンタ３
に併存される。
本発明の状態履歴記憶装置は、第１のメモリブロックよ
りも小容量の第２のメモリブロックを追加することによ
り、長期間の履歴を学し々い状態情報を第２のメモリブ
ロックに記憶させることができるため、第１のメモリブ
ロックの記憶容量を削減できるので、全体として記憶容
量を削減できるという効果がある。
りも小容量の第２のメモリブロックを追加することによ
り、長期間の履歴を学し々い状態情報を第２のメモリブ
ロックに記憶させることができるため、第１のメモリブ
ロックの記憶容量を削減できるので、全体として記憶容
量を削減できるという効果がある。
す々わち、本発明の状態履歴記憶装置は複数のメモリブ
ロックを共−のカウンタを用いてアドレスすることによ
り、従来の構成から金物量を増やすことなく状態履歴記
憶装置の有効情報数を状態情報のｆＵ１５１によって変
史できるという効果がめる。
ロックを共−のカウンタを用いてアドレスすることによ
り、従来の構成から金物量を増やすことなく状態履歴記
憶装置の有効情報数を状態情報のｆＵ１５１によって変
史できるという効果がめる。
第１図１は本発明の一実ｈｈ例を示すブロック図である
。 １．２・・・・・・メモリブロック、３・・・・・・カ
ウンタ、４・・・・・・制御回路、１１・・・・・・上
位ビット信号、１２・・・・・・下位ビット信号、１３
・・・・・・インクリメント信号、１４・・・・・・書
込抑止信号、１５・・・・・・制御情報、２１．２２・
・・・・・状態情報。
。 １．２・・・・・・メモリブロック、３・・・・・・カ
ウンタ、４・・・・・・制御回路、１１・・・・・・上
位ビット信号、１２・・・・・・下位ビット信号、１３
・・・・・・インクリメント信号、１４・・・・・・書
込抑止信号、１５・・・・・・制御情報、２１．２２・
・・・・・状態情報。
Claims (1)
- インクリメント信号によシ更新されて上位ビット信号お
よび下位ビット信号を出力するカウンタと、前記上位ビ
ット信号および前記下位ビットａ号で指定されるアドレ
スに第１の状態情報を記憶する菓１のメモリブロックと
、前記下位ビット信号で指示されるアドレスに第２の状
態情報を１１第２のメモリブロックとを含むことを特徴
とする状態履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203156A JPS5994151A (ja) | 1982-11-19 | 1982-11-19 | 状態履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57203156A JPS5994151A (ja) | 1982-11-19 | 1982-11-19 | 状態履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994151A true JPS5994151A (ja) | 1984-05-30 |
Family
ID=16469354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57203156A Pending JPS5994151A (ja) | 1982-11-19 | 1982-11-19 | 状態履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994151A (ja) |
-
1982
- 1982-11-19 JP JP57203156A patent/JPS5994151A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835675A (en) | Memory unit for data tracing | |
| US5633824A (en) | File system for flash memory | |
| GB1495332A (en) | Memory having non-fixed relationships between addresses and storage locations | |
| JPH0760413B2 (ja) | メモリ・システム | |
| US4174537A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US4371949A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US4016409A (en) | Longitudinal parity generator for use with a memory | |
| EP0386719B1 (en) | Partial store control circuit | |
| EP0057096A2 (en) | Information processing unit | |
| JPS5994151A (ja) | 状態履歴記憶装置 | |
| JPS6216294A (ja) | メモリ装置 | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| US5897653A (en) | Data tracing apparatus | |
| JPS6130301B2 (ja) | ||
| JPH03228298A (ja) | データ格納方式 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JPS63187500A (ja) | 半導体記憶装置 | |
| JPH01321531A (ja) | 状態情報履歴回路 | |
| JPH04359326A (ja) | 履歴情報記録方式 | |
| JPS6045853A (ja) | 履歴診断方式 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JP2949984B2 (ja) | メモリ監視回路 | |
| SU254883A1 (ru) | Устройство обмена информацией между цифровой | |
| DE69131958T2 (de) | Verfahren zum Konfigurieren eines Speichersystems | |
| SU1211735A1 (ru) | Устройство дл контрол хода программы |