JPH01321531A - 状態情報履歴回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮五欠１ 本発明は状態情報履歴回路に関し、特に情報処理装置の
状態を示す状！ＦＸ情報を逐次記憶する記憶回路を有す
る状態情報履歴回路に関する。

藍米亘韮 従来この種の状態情報Ｎ歴回路において、記憶回路に記
憶される状態情報の履歴の数は記憶回路のワード数に一
致していた。そして、最初のエラーの発生に応答して記
憶動作を停止するという制御を行っていた。

しかしながら、その場合においてはその後のエラー処理
動作を行っている間の状態情報の履歴が記憶されないた
め、エラー処理動作中に異常または障害が発生ずるとそ
の原因等の調査に必要な情報が得られないという欠点が
あった。そのため、エラーの解析に支障をきたし、過大
な時間を要するという欠点があった。

九肌立旦預 本発明の［ｌ的は、エラー処理中に異常または障害が発
生した場合でもその解析に必要な状態情報を得ることが
できる状態情報履歴回路を提供することである。

魚ニレ１１戚 本発明の状態情報Ｉｉｉ歴回路は、情報処理装置の状態
を示す状態情報を逐次記憶する記憶手段を有する状態情
報Ｈ歴回路であって、前期情報処理装置のエラー発生に
応答して該エラーの解析に必要な状態情報が記憶された
前記記憶手段の領域以外の領域に前記状態情報を書込む
書込手段を有することを特徴とする。

聚旌週 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による状態情報履歴回路の一実施例の構
成を示す系統図である。図において本発明の一実施例に
よる状態情報履歴回路は、記憶回路１と、アドレス回路
２と、インクリメント回路３と、加算口ｌｌｌ８４と、
分割アドレス保持回路５と、比較回路６と、選択口ｌ／
８７と、制御回路８とを含んで構成されている。

記憶回路１は情報処理装置内の各ユニットから送られて
くる状態情報１０１を指定されたアドレスに記憶するも
のであり、指定されたアドレスから状態情報１０２を送
出するものである。

アドレス回路２は記憶回路１に対してアドレスを指定す
るものであり、アドレス信号２０１を送出する。

インクリメント回路３はアドレス回路２から送出された
アドレス信号２０１を十１するものであり、その結果で
あるインクリメンｌ−信号３０１を送出する。

加算回路４はインクリメント回路３から送出されるイン
クリメント信号３０１に対し、さらに記憶回路１のワー
ド数の半分のワード数を加算するものであり、加算アド
レス信号４０１を送出する。

分割アドレス保持回路５は加算回路４から送出される加
算アドレス信号４０１を制御回路８からの書込み指示信
号８０５に応じて保持するものである。

比較回路６はインクリメント信号３０１と分割アドレス
保持回路５から送出される分割アドレス信号５０１とを
比較するものであり、比較結果が一致を示せば一致信号
６０１を送出する。

選択回路７はインクリメント信号３０１と加算アドレス
信号４０１と続出アドレス信号８０１とのうちのいずれ
かを選択し、選択アドレス信号７０１としてアドレス回
路２へ送出するものである。

制御回路８は各回路の動作を制御するものである。

かかる構成からなる状態情報履歴回路の動作を書込み動
作及び読出し動作の２つに分けて詳細に説明する。

（１）書込み動作 情報処理装置にエラーが発生していない通常動作状態に
おける記憶回路１への状態情報１０１の書込み動作は、
まず制御信号９０１から書込み指示が制御回路８へ与え
られ、制御回路８はライトパルス信号８０２を記憶回路
１へ送出する。それとともに、制御回路８は選択信号８
０３により選択回路７においてインクリメント信号３０
１が選択される様にし、インクリメン１ル信号３０１が
選択アドレス信号７０１としてアドレス回路２へ送出さ
れる。

さらに、書込み指示信号８０４により選択されたインク
リメント信号３０１がアドレス回ＩＩ＠２へ保持される
。ずなわら、通常動作状態においては記憶回路１のアド
レス信号２０１がクロックサイクルごとに十１され、記
憶回路１の各アドレスにクロックサイクルごとの状態情
報１０１が逐次記憶されることになる。

また、記憶回路１のすべてのアドレスに対して状態情報
１０１が記憶された場合には、アドレス信号２０１は再
び先頭アドレスにもどり書込み動作が継続される。この
場合、以前に記憶した状態情報は消えてしまうが、最も
古い順番に消えるため問題はないのである。

次に情報処理装置にエラーが発生した場合の動作は、制
御信号９０１によりエラーが制御回路８に報告されると
、制御回路８はアドレス１８号２０１を内部に取込む、
それとともに、制御回路８は書込み指示信号８０５を分
割アドレス保持回路５に１クロツクサイクルだけ出力し
、インクリメント信号３０１に対してさらに加算回路４
によって記憶回路１のワード数の半分のワード数分が加
算された加算アドレス信号４０１が分割アドレス保持回
路５に保持される。

この場合において、加算回路４はインクリメント信号３
０１に加算した結果のアドレスがオーバフロー（けた上
げ）した場合にはオーバフロー信号４０２を制御回路８
へ送出する。

また、制御回路８はインクリメント信号３０１と分割ア
ドレス信号５０１との比較を行う比較回路６の比較結果
の出力信号である一致信号６０１を有効にする。そして
、エラーが発生した後も制御回路８は上述の動作を継続
して行い、さらに状態情報１０１の記憶動作を進める。

つまり、記憶回路１にはエラーが発生した後のエラー処
理動作中の状態情報も記憶されることになる。

記憶動作が進んでいくと、インクリメント信号３０１と
分割アドレス信号５０１とが一致する時がある。この時
の記＋！回路１のアドレスは、エラー処理動作中の状態
情報を記憶できる領域の分割アドレスであり、次のアド
レスからは最初にエラーが発生した時の解析に必要な状
態情報が記憶されているためこの領域に対しては書込め
ない、そのため、制御回路８は一致信号６０１が送られ
ると、内部にそれを保持するとともに、選択信号８０３
を変え、加算アドレス信号４０１を選択回路７を介して
アドレス回路２へ送出する。つまり、最初にエラーが発
生した時の解析に必要な状態情報が記憶されている領域
を飛ばして、再びエラー処理動作中の状態情報が記憶さ
れている領域に対して書込みを行うのである。

以上の書込み動作について第２図を用いて説明する。第
２図は第１図の記憶回路１内に記憶された状態情報を示
す概念図である。

図に示されているように最初にエラーが発生した時点か
ら記憶回路１を１／２に分割し、最初のエラーが発生し
たアドレスＡ以前の１／２の領域Ｘ（つまり、アドレス
ＢからＡまで）には最初のエラー発生時の解析に必要な
状態情報が記憶され、それ以外の１／２の領域Ｙ（つま
り、アドレスＡからＢまで）にはエラー処理動作中の状
態情報が記憶されるのである。

ここで、もしエラー処理動作中にさらにエラーが発生し
、制御信号９０１によりエラーが報告されると、制御回
路８はライトパルス信号８０２の送出とアドレス回路２
への書込み指示信号８０４の送出を止める。

すると、記憶回路１への状態情報の記憶動作は停止する
。この場合、記憶回路１には、最初のエラー発生時の解
析に必要な状態情報とエラー処理動作中のエラー発生時
の解析に必要な状態情報とが夫々記憶されていることに
なる。

また、エラー処理動作が正常に終了した場合には、制御
信号９０１により正常終了が報告され、制御回路８はエ
ラー発生時に内部に保持していたエラーアドレス及び一
致信号をクリアし、比較回路６からの一致信号６０１を
無効にする。これにより、記憶動作は継続され、通常動
作状態に戻るのである。

（２）読出し動作 読出し動作については、エラーが発生した状況により、
記憶回路１内の状態情報の記憶状態が異なるため、種々
の場合分けが必要である。これらは４つの場合に分ける
ことができ、これらによりすべての場合が網羅される。

すなわち、制御回路８内に保持された加算回路４からの
アドレスオーバフロー信号４０２と比較回路６からの一
致信号６０１との値により４種類の読出し方法がある。

それらについて第２図及び第３図を用いて説明する。第
２図において、最初にエラーが発生したアドレスをＡ、
アドレスＡから１／２ワード＋１だけ進んだアドレス、
すなわち分割アドレスをＢ、エラー処理動作中にエラー
が発生し、アドレス回路２が停止したときのアドレスを
Ｃとする。すると、最初のエラー発生時の解析に必要な
状態・ｈ１１報Ｘとエラー処理動作中の状態＝ｈｖ報Ｙ
とは第３図の■に示されている領域に記憶されることに
なる。

第３図の■〜■のように読出し動作は制御回路８内に保
持されているアドレスオーバフロー信号４０２及び一致
信号６０１により読出し制御することが可能となる。

ここでは−例として■の場合について説明する。

■の場合は、アドレスオーバフロー信号４０２及び一致
信号６０１がともに［１」であるため、記憶回路１の全
領域（全ワード）に状態情報が記憶されている。最初の
エラー発生時の解析に必要な状態情報が記憶されている
領域Ｘは第３図の■に示されているようにアドレスＢか
らアドレスＡｉでの範囲であり、古い順に記憶されてい
る。

この場合、制御回路８はアドレスＢを分割アドレス保持
回路５から読出し、読出しアドレス信号８０１によって
アドレス回路２にアドレスＢをセットし、状態情報を読
出す。アドレスＢからアドレスＡまでは、記憶回路１の
１／２のワード数であるため、そのワード数分だけアド
レス回路２をインクリメント、、Ｉ！ｉＪ路３により−
ト１ずつインクリメントし、領域Ｘから状態情報をすべ
て続出す。

次にエラー処理動作中の状態情報が記憶されている領域
Ｙは第３図の■に示されているようにアドレスＣからア
ドレスＣ−ｔまでの範囲であり、古い順に記憶されてい
る。これは、アドレス回路２が停止する時には、＋１カ
ウントアツグして停止するため、このようなアドレス範
囲となるのである。

この場合、制御回路８は内部に保持しているアドレスＣ
を読出しアドレス信号８０１によってアドレス回路２に
セットし、状態情報を読出す、アドレスＣからアドレス
Ｃ−１までは、記憶回路１の１／２のワード数であるた
め、そのワード数分だけアドレス回路２をインクリメン
ト回路３により＋１ずつインクリメントし、領域Ｙから
状態情報をすべて読出す。

以上のようにして、他の■〜■の場合についても制御回
路８から読出し制御ができるようになっている。

なお、本実施例においては、エラーの解析に必要な領域
を記憶回路１の１／２ワード数としているが、他のワー
ド数例えば１／３ワード数としても良いことは明白であ
る。

また、本実施例においては最初にエラーが発生した以後
の状態情報を継続して記憶しているが、外部からの選択
指令等に応じて従来の状態情報履歴回路と同一の制御（
すなわち、最初にエラーが発生した時点で記憶動作を停
止させる制御）をさせる構成にしても良いことは明白で
ある。

１匪立遵逮 以上説明したように本発明は、ｉ　切にエラーが発生し
た時点で記憶回路を２分割し、その後のエラー処理動作
中の状態情報も記憶することにより、エラー処理動作中
に異常または障害が発生した場合でも解析に必要な状態
情報が得られるためエラーの解析に要する時間を短縮す
ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による状態情報履歴回路の構成
を示す系統図、第２図は第１図の記憶回路内に記憶され
た状態情報を示す概念図、第３図は記憶回路内の状態情
報の記憶状態の種類を示す表である。 主要部分の符号の説明 ■・・・・・・記憶回路 ４・・・・・・加算回路 ５・・・・・・分割アドレス保持回路 ６・・・・・・比較回路 ７・・・・・・選択回路

Claims (1)

【特許請求の範囲】
1. （１）情報処理装置の状態を示す状態情報を逐次記憶す
   る記憶手段を有する状態情報履歴回路であって、前期情
   報処理装置のエラー発生に応答して該エラーの解析に必
   要な状態情報が記憶された前記記憶手段の領域以外の領
   域に前記状態情報を書込む書込手段を有することを特徴
   とする状態情報履歴回路。