JPS5994182A - パタ−ン認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （５）発明の技術分野 本発明は辞書メモリと入カバターンメモリとを備え、パ
ターンマツチング方式によって入カバターンの認識をお
こなう方式のパターン認識装置に関する。

ＣＢ）　　技術の背景 パターンマツチング方式のパターン認識装置ニおいては
、認識精度あるいは認識率を向上するため、先ず第一に
なされる手段として辞書メモリの内容の充実、すなわち
辞書パターンの量の増大および質の向上がおこなわれる
。

また、例えば音声認識装置においては、入力音声パター
ンを時間軸に関し部分的に伸張あるいは短縮する々どし
て得られる複数の変形入力音声パターント辞書ハターン
との間でパターンマツチングをおこなうことによって認
識精度あるいは認識率の向上を図っている。

上記いずれの方法においてもパターンマッチングの回数
が増加するため認識速度が低下し易く、その対策が重要
な課題となっている。

（Ｑ　　従来技術と問題点 パターンマツチング方式のパターンｇ識装置においては
、従来、辞書パターンを格納する辞書メモリと入カバタ
ーンを格納する入カバターンメモリとのデータを中央処
理装置が管理し、その下にパターンマツチング処理をお
こなう場合が多く、このような場合にはデータ転送時に
時間を要しパターンマツチング処理を高速におこなうこ
とができなかった。

またパターンマツチングの回路？・−ドウエアのみで構
成する場合にあっては、パターンマツチングのアルゴリ
ズムの変更に容易に対処できないという問題があった。

（２）発明の目的 本発明の目的は、パターンマツチング処理を高速におこ
なうとともに、パターンマツチングのアルゴリズムの変
更に容易に対処することのできるパターン認識装置を得
ることにある。

（６）発明の構成 本発明になるパターン認識装置は、複数種の辞書パター
ン金格納する辞書メモリと、入カバターンを格納する入
カバターンメモリと、アドレスカウント信号をカウント
し前記辞書メモリのアドレスを発生する第１のプリセッ
トアドレスカウンタと、前記第１のプリセットアドレス
カウンタが発生するキャリ信号をカウントするプリセッ
トカウンタと、前記プリセットカウンタが発生するキャ
リ信号をカウントし前記辞書メモリのアドレスを発生す
る第２のプリセットアドレスカウンタと、アドレスカウ
ント信号をカウントし前記入カバターンメモリのアドレ
スを発生するアドレスカウンタと、前記アドレスカウン
タを所定のカウント毎にクリヤする手段とを備え、前記
複数種の辞書パターンの１つうつに対して夫々入カバタ
ーンとのパターンマツチングをおこなうことによって入
カバターンの認識をおこなうものである。

（ト）発明の実施例 以下、本発明の要旨を図示実施例によって具体３− 的に説明する。

第１図は本発明一実施例のシステムブロック図を示し、
１はＰ種類の辞書バク−／を格納する辞書メモリ、２は
ｍ個の入カバターンを格納する入カバターンメモリ、３
はアドレスカウント信号Φをカウントし辞書メモリーの
アドレスを発生する第１のプリセットアドレスカウンタ
、４は第１のプリセットアドレスカウンタ３が発生する
キャリ信号をカウントするプリセットカウンタ、５はプ
リセットカウンタ４が発生するキャリ信号をカウントし
辞書メモリーのアドレスを発生する第２のプリセットア
ドレスカウンタ、６はアドレスカウント信号Φをカウン
トし入カバターンメモリ２のアドレスを発生するアドレ
スカウンタ、７はアドタ レスカラン＋／６を所定カウント毎にクリヤする手段と
して用いるプリセットカウンタ、８は前記辞書パターン
と入カバターンとのパターンマツチングをおこなうマツ
チング部、１１と１２はそれぞれ辞書メモリーの書込側
と読出側に設けられるデータレジスタ、２１と２２はそ
れぞれ人力バター４− ンメモリ２の書込側と読出側に設けられるレジスタであ
る。

以上のような構成において、第２図に例示するように、
入力音声パターンを時間軸に関し部分的に伸張あるいは
短縮するなどして得られｎ個の要素から成るｍ個の変形
入力音声パターン１１〜Ｉｎと、同じくｎ個の要素から
成るＰ種類の辞書パターンＤ、−Ｄｐとの間のすべての
組合わせに対してパターンマツチングをおこなう場合に
ついて説明する。なお、辞書パターンおよび変形入力音
声パターンは、ともに前記ｎ個の要素毎にアドレスが与
えられ、それぞれ順に辞書メモリ１および入カバターン
メモリ２に格納し、マツチング部８においては要素毎に
マツチング演算をおこなうものとする。

このような場合、入力音声パターンおよび辞書パターン
を構成する前記要素の数ｎを第１のプリセットアドレス
カウンタ３にセットし、前記変形入力音声パターンの数
ｍをプリセットカウンタ４ｂ　Ｐ　７’ｉニブＩＩ　−
ｈ　、、、　Ｉ−−ｈ＾＋／　ｎ　ｒｙ　ｌｚ　山−Ｌ
　ｌ　　　＝＋＝＋−＋虻書パターンの数Ｐを第２のプ
リセットカウンタ５にセットする。

このようにすれば、アドレスカウント信号Φ毎に、まず
ＤＩ　と１．を構成する第１番目の要素ｄ１と１１　　
の間でマツチング演算がおこなわれ、次に同じく第２番
目の要素ｄ２とｉ、の間でマツチング演算がおこなわれ
、以下同様にして第ｎ番目の要素ｄｎとｉｎの間でマツ
チング演舞［がおこなわれ、ｎ回のマツチング演算によ
ってり、と１１のマツチングがおこなわれる。

同様にしてＤｌと工２〜Ｉｍの間で順序にマツチングが
おこなわれ、続いてＤ２と工１〜Ｉｍ＋以下同様にして
Ｄｐと工、〜Ｉｍの間でマツチングがおこなわれ、（ｎ
ｘｍｘｐ）回のマツチング演算によって（ｍｘｐ）回の
マツチングがおこなわれる。

入力音声パターンおよび辞書パターンを構成する前記要
素のデータ長をたとえば１バイトとすれば、辞書メモリ
１は（ｎｘｐ）バイトを記憶できる必要がちシ、シたが
って、（ｎｘｐ）の値の予想される最大値を基準として
記憶容量を定める。

入カバターンメモリ２についても同様である。

本実施例によれば、辞書メモリ１あるいは入カバターン
メモリ２の記憶容量の範囲内において、ｎ、ｍおよびｐ
の値を任意に設定することができるのであるが、特に、
ｐの値を任意の値に設定することによって、辞書メモリ
１に格納する特定の辞書パターンのみを用いてパターン
マツチングヲおこなうことができ、このように、パター
ンマツチングのアルゴリズムの変更に対し容易に対処す
ることができる。

また、アドレス指定において中央処理装置が直接に介在
しないので、パターンマツチング全高速におこなうこと
ができる。

なお、辞書メモリ１および入カバターンメモリ２として
ダイナミックＲＡＭ’ｒ用いる場合、通常、辞書パター
ンおよび入カバターンを構成する要素の数ｎが１２８を
越える場合にはアドレスカラン７− トイ６号Φの周期Ｔを１５．６２５μ８以下とするか、
前記要素の数ｎが１２８以下の場合にはアドレスカウン
ト信号Φの周期Ｔと辞書パターンおよび入カバターンを
構成する要素の数ｎと変形入力音声パターンの数ｍとが
（’ｌ’ｘｎＸｍ）≦２ｍＳ′なる条件を満たしておれ
ばリフレッシ−回路を必要としない。

（Ｇ）　　発明の詳細 な説明したように、本発明によればパターンマツチング
処理を高速におこなうほか、パターンマツチングのアル
ゴリズムの変更に容易に対処することのできるパターン
認識装置を得ることができる。

【図面の簡単な説明】

第１図は本発明一実施例のシステムブロック図、また第
２図は同実施例の動作説明図を示し、１は辞書メモリ、
２は入カバターンメモリ、３は第１のプリセットアドレ
スカウンタ、４はプリセットカウンタ、５は第２のプリ
セットアドレスカウンタ、６はアドレスカウンタ、７は
プリセットナラ８− ンタである。 才　　ｌ　　図 ；１″Ｚ　　　図 ４４６−

Claims (1)

【特許請求の範囲】
1. 複数種の辞書パターンを格納する辞書メモリと、入カバ
   ターンを格納する入カバターンメモリと、アドレスカウ
   ント信号をカウントし前記辞書メモリのアドレスを発生
   する第１のプリセットアドレスカウンタと、前記第１の
   プリセットアドレスカウンタが発生するキャリー信号を
   カウントするプリセットカウンタと、前記プリセットカ
   ウンタが発生するキャリ信号をカウントし前記辞書メモ
   リのアドレスを発生する第２のプリセットアドレスカウ
   ンタと、アドレスカウント信号をカウントして前記入カ
   バターンメモリのアドレスを発生するアドレスカウンタ
   と、前記アドレスカウンタを所定カウント毎にクリヤす
   る手段とを備え、前記複数種の辞書パターンの１つづつ
   に対して複数種の入カバターンとのパターンマツチング
   をおこなって入カバターンの認識をおこなうことを特徴
   とするパターンｇ識装置。