JPS599639U - コ−ド変換回路 - Google Patents
コ−ド変換回路Info
- Publication number
- JPS599639U JPS599639U JP10438882U JP10438882U JPS599639U JP S599639 U JPS599639 U JP S599639U JP 10438882 U JP10438882 U JP 10438882U JP 10438882 U JP10438882 U JP 10438882U JP S599639 U JPS599639 U JP S599639U
- Authority
- JP
- Japan
- Prior art keywords
- conversion circuit
- code conversion
- exclusive
- output terminal
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は２進コードを示す図、第２図は本考案によるフ
ニド変換回路、第３図は本考案の動作説明図である。 １〜４・・・・・・信号入力端子、５〜７・・・・・・
排他論理和ゲート回路、８〜１１・・・・・・信号出力
端子。
ニド変換回路、第３図は本考案の動作説明図である。 １〜４・・・・・・信号入力端子、５〜７・・・・・・
排他論理和ゲート回路、８〜１１・・・・・・信号出力
端子。
Claims (1)
- Ｎピッ）（Ｎは２以上の整数）の並列２進信号をうけい
れる入力端子と、Ｎビットの符号間距離が１のグレイコ
ードを出力する出力端子と、Ｎ−１個の排他的論理和回
路を有し、ｉ番目（ｉ＝１〜Ｎ−１）の排他的論理和回
路は入力信号の最下位ビットからｉ番目とｉ＋１番目の
信号を入力し、各排他的論理和回路の出力を１〜Ｎ−１
番目の出力端子に接続しＮ番目の入力端子とＮ番目の出
力端子を直接接続することを特徴とするコード変換回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438882U JPS599639U (ja) | 1982-07-12 | 1982-07-12 | コ−ド変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10438882U JPS599639U (ja) | 1982-07-12 | 1982-07-12 | コ−ド変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599639U true JPS599639U (ja) | 1984-01-21 |
Family
ID=30245136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10438882U Pending JPS599639U (ja) | 1982-07-12 | 1982-07-12 | コ−ド変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599639U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135929U (ja) * | 1988-03-14 | 1989-09-18 | ||
| JPH0232831U (ja) * | 1988-08-26 | 1990-03-01 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155147A (ja) * | 1974-06-03 | 1975-12-15 |
-
1982
- 1982-07-12 JP JP10438882U patent/JPS599639U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155147A (ja) * | 1974-06-03 | 1975-12-15 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135929U (ja) * | 1988-03-14 | 1989-09-18 | ||
| JPH0232831U (ja) * | 1988-08-26 | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS599639U (ja) | コ−ド変換回路 | |
| JPS58101247U (ja) | アナログデ−タ入力装置 | |
| JPS60142537U (ja) | 非直線デイジタル−アナログ変換器 | |
| JPS5999541U (ja) | Ａ／ｄ変換装置 | |
| JPS6061846U (ja) | デイジタルカウンタの誤動作防止回路 | |
| JPS618348U (ja) | 大小比較回路 | |
| JPS58129762U (ja) | コ−ド変換回路 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPS59159035U (ja) | Ｄ／ａコンバ−タ | |
| JPS60104934U (ja) | デ−タ伝送装置 | |
| JPS60108046U (ja) | アナログデジタル変換回路 | |
| JPS60167441U (ja) | デジタル−アナログ変換回路 | |
| JPS59195855U (ja) | 復調器 | |
| JPS5946031U (ja) | デ−タ変換回路 | |
| JPH0246440U (ja) | ||
| JPH0282135U (ja) | ||
| JPH03113540U (ja) | ||
| JPS5911553U (ja) | 直列デ−タ送信装置 | |
| JPS60163851U (ja) | 回路選択装置 | |
| JPS5837218U (ja) | ラウドネス回路 | |
| JPS5860397U (ja) | シフトレジスタ装置 | |
| JPS60148634U (ja) | 非同期トリガ発生装置 | |
| JPS5917456B2 (ja) | バツフアメモリ書込み制御方式 | |
| JPS6040152U (ja) | デ−タサンプリング回路 | |
| JPS6025037U (ja) | 入力インタフエイス回路 |