JPS5996732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5996732A JPS5996732A JP57206738A JP20673882A JPS5996732A JP S5996732 A JPS5996732 A JP S5996732A JP 57206738 A JP57206738 A JP 57206738A JP 20673882 A JP20673882 A JP 20673882A JP S5996732 A JPS5996732 A JP S5996732A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- type photoresist
- negative
- positive
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製法に関する。
従来、列導体集積回路製造の際、微細になればなる程高
性能装置、高精度マスク等を必要とし、かつ写真蝕刻性
の再現性が悪く製造に困難をきたしていた。
性能装置、高精度マスク等を必要とし、かつ写真蝕刻性
の再現性が悪く製造に困難をきたしていた。
本発明は上記困難を解決するものである。
本発明の特徴は、半導体基板上にネガタイプのホトレジ
スト膜を塗布する工程とこのホトレジスト膜上にポジタ
イプのホトレジスト膜を塗布する工程と写真蝕刻用マス
クを使い露光する工程と、このポジタイプのホトレジス
トのみ現像する工程と、残留ポジタイプのホトレジスト
をマスクにネガタイプのホトレジストを除去する工程と
この残留ポジタイプのホトレジストのみを除去する工程
とネガタイプのホトレジストを現像し、微細なネガタイ
プのホトレジスト膜を残す半導体装置の製造方法にある
。
スト膜を塗布する工程とこのホトレジスト膜上にポジタ
イプのホトレジスト膜を塗布する工程と写真蝕刻用マス
クを使い露光する工程と、このポジタイプのホトレジス
トのみ現像する工程と、残留ポジタイプのホトレジスト
をマスクにネガタイプのホトレジストを除去する工程と
この残留ポジタイプのホトレジストのみを除去する工程
とネガタイプのホトレジストを現像し、微細なネガタイ
プのホトレジスト膜を残す半導体装置の製造方法にある
。
以下実施例に従い説明する。
半導体基板１上にネガタイプのホトレジスト膜２を塗布
し、該ホトレジスト膜２上にポジタイプのホトレジスト
膜３を塗布する。その後写真蝕刻用マスク４を使い露光
を行う。該露光を行った時該マスク４の暗部５の下部の
ポジタイのホトレジスト膜３は現像の際残シ３′部は現
像で除去される。またネガタイプのホトレジスト膜２の
露光部分２′は光重合され、該ポジタイのレジスト現像
の際も除去されずに残る。該露光で光重合しなかった部
分２はホトレジスト膜３の下部で保護され、そのまま残
っている。本発明の特徴は前記露光においてポジタイプ
のホトレジストとネガタイプのホトレジストの感度差を
利用している。一般的にネガタイプのホトレジストは感
度が良く露光の除光の回折部まで感光し、他方ポジタイ
プは感度が悪く光の回折部は感光しない。その様子は第
１図に示している０ 第２図はポジタイプのホトレジスト膜３をマスクにネガ
タイプのホトレジスト膜２′部を除去したものである。
し、該ホトレジスト膜２上にポジタイプのホトレジスト
膜３を塗布する。その後写真蝕刻用マスク４を使い露光
を行う。該露光を行った時該マスク４の暗部５の下部の
ポジタイのホトレジスト膜３は現像の際残シ３′部は現
像で除去される。またネガタイプのホトレジスト膜２の
露光部分２′は光重合され、該ポジタイのレジスト現像
の際も除去されずに残る。該露光で光重合しなかった部
分２はホトレジスト膜３の下部で保護され、そのまま残
っている。本発明の特徴は前記露光においてポジタイプ
のホトレジストとネガタイプのホトレジストの感度差を
利用している。一般的にネガタイプのホトレジストは感
度が良く露光の除光の回折部まで感光し、他方ポジタイ
プは感度が悪く光の回折部は感光しない。その様子は第
１図に示している０ 第２図はポジタイプのホトレジスト膜３をマスクにネガ
タイプのホトレジスト膜２′部を除去したものである。
次に第３図は残留したポジタイプのホトレジスト膜３を
除去し、その後、重合しないで残留していたネガタイプ
のホトレジスト膜２を除去し、微細パターンの形成され
たネガタイプのホトレジスト６が残ったものである。こ
の微細パターンを使いＭＯ８ＬＳＩ等のゲート長を、制
御することによシ再現性の良い性能を得ることができる
。第４図、第５図は本発明を利用して製造したＭＯ８型
トランジスタの一例である。
除去し、その後、重合しないで残留していたネガタイプ
のホトレジスト膜２を除去し、微細パターンの形成され
たネガタイプのホトレジスト６が残ったものである。こ
の微細パターンを使いＭＯ８ＬＳＩ等のゲート長を、制
御することによシ再現性の良い性能を得ることができる
。第４図、第５図は本発明を利用して製造したＭＯ８型
トランジスタの一例である。
本発明を利用して作った寸法精度の要求されるＭＯ８Ｌ
ＳＩ用トランジスタのゲート部６に対し、ホトレジスト
または絶縁膜特のマスククを用い、トランジスタのリー
ス８．８′、８“、１０１１０′およびドレイン９．９
′、９“、１１．１１′へ不純物を打ち入み、形成した
１例である。第４図は°平面図で第５図は断面図である
。
ＳＩ用トランジスタのゲート部６に対し、ホトレジスト
または絶縁膜特のマスククを用い、トランジスタのリー
ス８．８′、８“、１０１１０′およびドレイン９．９
′、９“、１１．１１′へ不純物を打ち入み、形成した
１例である。第４図は°平面図で第５図は断面図である
。
なお、本実施例は１例であるがバイポーラトランジスタ
等への応用も考えられる。
等への応用も考えられる。
第１図、第２図、第３図は各々本発明の製造方法の一実
施例を工程順に示す断面図、第４図、第５図は各々本発
明を使用して製造したＭＯ８型トランジスタの工程例で
第４図は上部力為ら見たもの、第５図は断面図である。 なお図において、１・・・・・・半導体基板、２・・・
・・・ネガタイプのホトレジスト膜、２′・・・・・・
感光したネガタイプのホトレジスト膜、３・・・・・・
ポジタイ−プのホトドレス膜、３′・・・・・・感光し
たポジタイプのホトレジスト膜、４・・・・・・ガラス
マスクの基板、５・・・・・・ガラスマスクの暗部、６
・・・・・・感光したネガタイプのホトレジスト膜の微
細ノくターン、７・・・・・・ホトレジストまたは半導
体基板上の絶縁膜、８．８’、 ８’・・・・・・ＭＯ
Ｓ）ランジスタソース、９．９’、９“・・・・・・Ｍ
ＯＳ ）ランジスタのト°レイン、１０．１０’・・・
・・・ＭＯ８ト２ンジスタのソース１１１．１１’・・
・・・・ＭＯＳ）ランジスタのドレイン、である。 第１区 ７ 躬４図 ／ 笛５図
施例を工程順に示す断面図、第４図、第５図は各々本発
明を使用して製造したＭＯ８型トランジスタの工程例で
第４図は上部力為ら見たもの、第５図は断面図である。 なお図において、１・・・・・・半導体基板、２・・・
・・・ネガタイプのホトレジスト膜、２′・・・・・・
感光したネガタイプのホトレジスト膜、３・・・・・・
ポジタイ−プのホトドレス膜、３′・・・・・・感光し
たポジタイプのホトレジスト膜、４・・・・・・ガラス
マスクの基板、５・・・・・・ガラスマスクの暗部、６
・・・・・・感光したネガタイプのホトレジスト膜の微
細ノくターン、７・・・・・・ホトレジストまたは半導
体基板上の絶縁膜、８．８’、 ８’・・・・・・ＭＯ
Ｓ）ランジスタソース、９．９’、９“・・・・・・Ｍ
ＯＳ ）ランジスタのト°レイン、１０．１０’・・・
・・・ＭＯ８ト２ンジスタのソース１１１．１１’・・
・・・・ＭＯＳ）ランジスタのドレイン、である。 第１区 ７ 躬４図 ／ 笛５図
Claims (1)
- 半導体基板上にネガタイプのホトレジスト膜を塗布する
工程と該ホトレジスト膜上にポジタイプのホトレジスト
膜を塗布する工程と写真蝕刻用マスクを使い露光する工
程と該ポジタイプのホトレジストのみ現像する工程と残
留ポジタイプのホトレジス）ｆマスクにネガタイプのホ
トレジストを除去する工程と該残留ポジタイプのホトレ
ジストのみを除去する工程と、該ネガタイプのホトレジ
ストを現像し、微細なネガタイプのホトレジスト膜を残
すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206738A JPS5996732A (ja) | 1982-11-25 | 1982-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206738A JPS5996732A (ja) | 1982-11-25 | 1982-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5996732A true JPS5996732A (ja) | 1984-06-04 |
Family
ID=16528280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206738A Pending JPS5996732A (ja) | 1982-11-25 | 1982-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996732A (ja) |
-
1982
- 1982-11-25 JP JP57206738A patent/JPS5996732A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| KR960005864A (ko) | 미세패턴 형성방법 | |
| JPH04115515A (ja) | パターン形成方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPS6150377B2 (ja) | ||
| JPH02262319A (ja) | パターン形成方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH0544169B2 (ja) | ||
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| KR920003808B1 (ko) | 미세패턴 형성을 위한 사진식각 방법 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR100422956B1 (ko) | 미세패턴형성방법 | |
| JP2714967B2 (ja) | レジストパターンの形成方法 | |
| KR0137618B1 (ko) | 포토레지스트 패턴 형성방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH0653107A (ja) | 半導体装置の製造方法 | |
| JPS6335096B2 (ja) | ||
| KR980010603A (ko) | 포토마스크 제조방법 | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPH02187766A (ja) | レジストパターンの形成方法 | |
| JPS6255650A (ja) | 基板上への樹脂パタ−ンの形成方法 | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 |