JPS5996751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5996751A
JPS5996751A JP57206157A JP20615782A JPS5996751A JP S5996751 A JPS5996751 A JP S5996751A JP 57206157 A JP57206157 A JP 57206157A JP 20615782 A JP20615782 A JP 20615782A JP S5996751 A JPS5996751 A JP S5996751A
Authority
JP
Japan
Prior art keywords
package
conductive substance
semiconductor device
conductive
projects out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57206157A
Other languages
English (en)
Inventor
Kazuo Saito
一男 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57206157A priority Critical patent/JPS5996751A/ja
Publication of JPS5996751A publication Critical patent/JPS5996751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に、リードレステップキャリア
型パッケージや衝突に±ろ割れや欠けを防止できる半導
体装置に関する。
近年、高密度実装化のため、いわゆるリードレステップ
キャリア（ＬＣＣ）型のパッケージを有する半導体装置
が実用化されている。
この種の半導体装置では、第１図（ａＪ　、　（ｂ）　
、（ｃ）に示すように、たとえばセラミックよ）なるパ
ッケージ１の所定部分の側面に溝２を設け、この溝２の
中にメタライズ層３を形成し、このメタライズ層３はパ
ッケージｌの表面および裏面側にまで設けられている。
ところが、このような半導体装置では、パッケージ１の
セラミック面が側面方向の四方に露出した構造であるの
で、製品の選別工程等で搬送する際にパッケージどぅし
が衝突し、パッケージの割れや欠けを発生するという問
題がある。そのため、ｉ別工程等での自動取扱化が困難
であシ、手動で取り扱ったシ、チューブの如き手段を用
いて梱包する等の不便さがあった。また、ＬＣＣ型パッ
ケージのコンタクトは、パッケージ１のメタライズ層３
を使用して外部のソケットピア等とのコンタクトをとっ
ている。しかし、メタライズ層３の厚さは薄く、かつそ
の面積も小さいので、コンタクト面へのゴミの付着、ソ
ケットのビン圧力のばらつき等に起因するコンタクト不
良が発生するおそれがある。さらに、メタライズ層３は
たとえば４００〜５００Ｃの高温にさら芒れるので、半
田のソルダビリティが悪化するおそれもある。
また、サーディツプ型のパンケージよりなる半導体装置
の場合、従来、第２図に示すように、パッケージ４の端
面にテープ５を貼ってチュー・プ内に梱包し、パッケー
ジ４の端面どうじが直接衝突しないようにして、チーー
プ内に梱包することを実現していた。この場合にもテー
プの脱落するものもあシ、工程の自動化及びチーープに
梱包することに不完全さがあった。
本発明の目的は、前記従来技術の欠点を解消し、パッケ
ージの衝突による割れや欠けを防止し、また選別工程等
の自動化を容易にすることのできる半導体装置を提供す
ることにある。
以下、本発明を図面に示す一実施例にしたがって詳細に
説明する。
第３図（ａ）　、　（ｂ）　、（ｃ）はそれぞれ本発明
による半導体装置の一実施例を示す平面図、側面図、底
面図でおる。
この実施例において、リードレスチップキャリア（ＬＣ
Ｃ）型パッケージ１の側面の溝２内の中央よシもやや上
方から底部にかけて形成されたメタライズ層３の上およ
びパッケージ底面のメタライズ層３の上には、導電性物
質６が付着されている。この導電性物質６の厚さは、第
３図（ａ）に示すように、パッケージ１の側面から該導
電性物質６が外側に寸法ｄ１だけ突出するよう選ばれて
いる。
また、パッケージ１の底面側においても、導電性物質６
は底面゛から寸法ｄ、だけ突出している。
前記導電性物質６の材質は、たとえば手出のよちな低融
点の金属または導電性の樹脂である。
したがって、本実施例においては、パンケージ１の側面
および底面よりも導電性物質６が外側に突出しているの
で、該導電性物質６は緩衝作用を有し、パッケージ１の
セラミック材料どうしが直接接触することはなく、パッ
ケージ１の割れや欠けを防止することができる。
また、コンタクト時には、パンケージ１の側面または底
面から突出する導電性物質６を相手方の面に押圧してこ
するようにして接触させるので、コンタクト性が良く、
コンタクト不良を防止できる。
さらに、導電性物質６をメタライズ層３上に付ける場合
には、パッケージ１を高温にさらした後で付着させるの
で、ソルダビリティも向上する。
なお、本発明は前記実施例に限定されるものではなく、
他の変形も容易に可能である。
以上説明したように、本発明によれば、リードレスチッ
プキャリア型パッケージの衝突による割れや欠けを防止
でき、自動化が容易になる上に、コンタクト不良を低減
させ、ソルダビリティを向上させることができる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）　、　（Ｃ）はそれぞれ従来
のＬＣＣ型半導体装置の一例を示す平面図、側面図、底
面図、第２図は他の従来例の胴視図、 第３図（ａ）　、　（ｂ）　、　（ａｍ：それぞ・れ本
発明による半導体装置の一実施例を示す平面図、側面図
、底面図である。 １・・・リードレステップキャリア（ＬＣＣ）型パッケ
ージ、２・・・溝、３・・・メタライズ層、６・・・導
電性物質。 第　３　図 とｔｘ：、）　　　　　　　　　　　　　　　（ｂ）（
Ｃ）

Claims (1)

    【特許請求の範囲】
  1. １、　リードレスチップキャリア型パッケージを有する
    半導体装置において、メタライズ面上に導電性物質をパ
    ンケージ面よりも外側に突出するように付着させたこと
    を特徴とする半導体装置。
JP57206157A 1982-11-26 1982-11-26 半導体装置 Pending JPS5996751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57206157A JPS5996751A (ja) 1982-11-26 1982-11-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57206157A JPS5996751A (ja) 1982-11-26 1982-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS5996751A true JPS5996751A (ja) 1984-06-04

Family

ID=16518739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57206157A Pending JPS5996751A (ja) 1982-11-26 1982-11-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5996751A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same
US7667695B2 (en) 2002-09-26 2010-02-23 Canon Kabushiki Kaisha Image display apparatus and information display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
US5394011A (en) * 1991-06-20 1995-02-28 Iwaki Electronics Co. Ltd. Package structure for semiconductor devices and method of manufacturing the same
US7667695B2 (en) 2002-09-26 2010-02-23 Canon Kabushiki Kaisha Image display apparatus and information display apparatus

Similar Documents

Publication Publication Date Title
US4105861A (en) Hermetically sealed container for semiconductor and other electronic devices
US4931854A (en) Low capacitance integrated circuit package
JPS5996751A (ja) 半導体装置
JPS62142341A (ja) 半導体装置およびその製造方法
JPS5917271A (ja) セラミツクパツケ−ジ半導体装置
US5043004A (en) Method for making a ceramic lid for hermetic sealing of an EPROM circuit
US5137767A (en) Partially coated assembly structure and method for making a ceramic lid for hermetic sealing of an eprom circuit
JPS5866344A (ja) 集積回路パツケ−ジ
US20060091513A1 (en) Chip package having flat transmission surface of transparent molding compound and method for manufacturing the same
JPH0451485Y2 (ja)
JPH02235349A (ja) 半導体装置の製造方法
US4982494A (en) Methods of making a low capacitance integrated circuit package
JPH10144724A (ja) テープキャリアパッケージテープ
JP3517767B2 (ja) 電子部品パッケージ用リッド
JPH03120849A (ja) 半導体装置
JPH09181206A (ja) セラミック製リッド
JP2522503B2 (ja) 半導体装置
JPH01130547A (ja) 半導体装置の製造方法
KR100345162B1 (ko) 볼 그리드 어레이 패키지
JPS62296540A (ja) 樹脂封止型半導体装置
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH0471242A (ja) 半導体装置
KR0167143B1 (ko) 반도체칩 표면에 코팅액을 도포하는 방법
JPS63263731A (ja) Ｉｃパツケ−ジ
JPS63241939A (ja) 半導体装置の実装方法