JPH0451485Y2 - - Google Patents
Info
- Publication number
- JPH0451485Y2 JPH0451485Y2 JP1988063301U JP6330188U JPH0451485Y2 JP H0451485 Y2 JPH0451485 Y2 JP H0451485Y2 JP 1988063301 U JP1988063301 U JP 1988063301U JP 6330188 U JP6330188 U JP 6330188U JP H0451485 Y2 JPH0451485 Y2 JP H0451485Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor
- rounded
- width
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
Description
〔産業上の利用分野〕
本考案は、半導体素子を気密封止する半導体パ
ツケージ用のセラミツク基板の改良に関するもの
である。 〔従来の技術〕 高密度集積回路（IC）を含む半導体素子は、
酸化、汚染等の外気環境に非常に影響され易く、
このため外気環境の如何より性能劣化又は信頼性
の低下を招来し易い。そこでこれを防止する為に
プラツチツク、金属又はセラミツク基板で形成し
たパツケージにより半導体素子を気密封止するこ
とが行なわれており、なかでも特に厳しい使用条
件を要求されるものは、長期的に安定した気密封
止状態が得られるセラミツク基板のパツケージに
よつている。 従来のこの種のセラミツク基板においては、コ
ーナーに丸味がつけられ、またエツジにはセラミ
ツク基板の外周に沿つて微少な段差を１つ有し、
かつ丸味を施した二つの稜部を形成して、セラミ
ツク基板に生ずる欠けや亀裂の発生を防止してい
る（例えば、特公昭57−450062号及び第４図）。 〔考案が解決しようとする課題〕 半導体パツケージに用いられるセラミツク基板
は、一般に金属酸化物をプレス成形し、高温焼結
シテ形成したものが多く、耐薬品性、耐熱性、良
好な電気絶縁性並びに高い熱伝導性を有する。そ
の反面、耐衝撃性、機械的強度が比較的弱く、こ
のため、半導体素子の組立て工程中及び製品運搬
中に於ける半導体パツケージ相互の衝突時によ
り、特にパツケージ外周端面のコーナー、エツジ
に欠けや亀裂を生ずる事が多く、信頼性の低下、
ひいては商品性の損失をまねいていた。 従来の半導体パツケージ用のセラミツク基板に
あつては、単に直方体でかつ平板状に形成された
ものに比べると、セラミツク基板に生ずる欠けや
亀裂をある程度防止出来るものの、この欠けや亀
裂を所定以下の大きさにおさえることができず、
かかる意味で製品の歩留りがわるい欠点があつ
た。 本考案は、従来技術の有するこのような問題点
に鑑みてなされたものであり、その目的とすると
ころは、半導体素子の組立て工程中並びに製品運
搬中に於いてセラミツク基板のエツジやコーナー
に欠けや亀裂の発生が極めて少なく、又発生した
場合でも欠けや亀裂の大きさが極めて小さいた
め、製品の歩留りが非常に良好であるセラミツク
基板を提供しようとするものである。 〔課題を解決するための手段〕 上記目的を達成するために、本考案におけるセ
ラミツク基板は、半導体素子を収容するキヤビテ
イ部を有し、その外周端面のコーナーに微少な丸
味が施されている半導体パツケージ用のセラミツ
ク基板であつて、前記キヤビテイ部が穿設された
面と反対側の端面におけるエツジに、前記セラミ
ツク基板の外周に沿つて、微少な段差を有する２
つの段部と丸味を施した３つの稜部を形成し、し
かも前記２つの段部を、上方側の第１の段部の幅
L1と、下方側の第２部の幅L2とをL1≫L2の関係
に形成してなるものである。 〔実施例〕 実施例について図面を参照して説明する。 第１図〜第３図において、半導体パツケージ用
のセラミツク基板１は、巾２cm、長さ５cm、厚み
1.5mmのほど直方体の平板状に形成されており、
その長手方向の一端面（側面）には、半径約１mm
の半円形の自動挿入用ノツチ部２が形成されてい
る。又このセラミツク基板１の外周端面のコーナ
ー３には、それぞれ、半径約0.4mm程度の丸味が
つけられているとともに、半導体素子Ａを収容す
るためのキヤビテイー部４の穿設された面と反対
側の面の端面におけるエツジ５には、前記セラミ
ツク基板１の外周に沿つて、各々が約0.1mm程度
の微小な段差を有する２つの段部６，７と半径
0.04〜0.06mm程度の丸味を施した３つの稜部８，
９，１０が形成され、しかも上方側の第１の段部
６の幅L1と下方側の第２の段部７の幅L2とをL1
≫L2の関係に形成してある（第３図参照）。符号
１Ａはセラミツク基板で構成されたキヤツプを、
１Ｂは該キヤツプ１Ａと同形のベースを示す。１
１はキヤツプ１Ａとベース１Ｂとを接着し、かつ
パツケージ内を気密封止する封じガラスである。
又１２はリードフレームである。 以上のように構成されたセラミツク基板１は、
半導体パツケージの組立工程や、組み立てられた
半導体パツケージの運搬工程等において、セラミ
ツク基板１同志がランダムに衝突しても、コーナ
ー３は丸味がつけられているため、コーナー３に
加えられた衝撃力は緩和され、したがつてコーナ
ー３に欠け、亀裂は発生し難くなつており、ま
た、エツジ５は、丸味をつけられたつの稜部８，
９，１０によつて２つの段部６，７をもつて形成
されているため、エツジ５に加えられた衝撃力は
３つの稜部８，９，１０に分散されるとともに緩
和されるので、エツジ５にも、欠け、亀裂は発生
し難くなつている。 そして、以上の実施例において説明したセラミ
ツク基板を用いて組み立てた半導体パツケージに
ついて衝撃試験を行なつたところテーブル１のよ
うな試験結果が得られた。
ツケージ用のセラミツク基板の改良に関するもの
である。 〔従来の技術〕 高密度集積回路（IC）を含む半導体素子は、
酸化、汚染等の外気環境に非常に影響され易く、
このため外気環境の如何より性能劣化又は信頼性
の低下を招来し易い。そこでこれを防止する為に
プラツチツク、金属又はセラミツク基板で形成し
たパツケージにより半導体素子を気密封止するこ
とが行なわれており、なかでも特に厳しい使用条
件を要求されるものは、長期的に安定した気密封
止状態が得られるセラミツク基板のパツケージに
よつている。 従来のこの種のセラミツク基板においては、コ
ーナーに丸味がつけられ、またエツジにはセラミ
ツク基板の外周に沿つて微少な段差を１つ有し、
かつ丸味を施した二つの稜部を形成して、セラミ
ツク基板に生ずる欠けや亀裂の発生を防止してい
る（例えば、特公昭57−450062号及び第４図）。 〔考案が解決しようとする課題〕 半導体パツケージに用いられるセラミツク基板
は、一般に金属酸化物をプレス成形し、高温焼結
シテ形成したものが多く、耐薬品性、耐熱性、良
好な電気絶縁性並びに高い熱伝導性を有する。そ
の反面、耐衝撃性、機械的強度が比較的弱く、こ
のため、半導体素子の組立て工程中及び製品運搬
中に於ける半導体パツケージ相互の衝突時によ
り、特にパツケージ外周端面のコーナー、エツジ
に欠けや亀裂を生ずる事が多く、信頼性の低下、
ひいては商品性の損失をまねいていた。 従来の半導体パツケージ用のセラミツク基板に
あつては、単に直方体でかつ平板状に形成された
ものに比べると、セラミツク基板に生ずる欠けや
亀裂をある程度防止出来るものの、この欠けや亀
裂を所定以下の大きさにおさえることができず、
かかる意味で製品の歩留りがわるい欠点があつ
た。 本考案は、従来技術の有するこのような問題点
に鑑みてなされたものであり、その目的とすると
ころは、半導体素子の組立て工程中並びに製品運
搬中に於いてセラミツク基板のエツジやコーナー
に欠けや亀裂の発生が極めて少なく、又発生した
場合でも欠けや亀裂の大きさが極めて小さいた
め、製品の歩留りが非常に良好であるセラミツク
基板を提供しようとするものである。 〔課題を解決するための手段〕 上記目的を達成するために、本考案におけるセ
ラミツク基板は、半導体素子を収容するキヤビテ
イ部を有し、その外周端面のコーナーに微少な丸
味が施されている半導体パツケージ用のセラミツ
ク基板であつて、前記キヤビテイ部が穿設された
面と反対側の端面におけるエツジに、前記セラミ
ツク基板の外周に沿つて、微少な段差を有する２
つの段部と丸味を施した３つの稜部を形成し、し
かも前記２つの段部を、上方側の第１の段部の幅
L1と、下方側の第２部の幅L2とをL1≫L2の関係
に形成してなるものである。 〔実施例〕 実施例について図面を参照して説明する。 第１図〜第３図において、半導体パツケージ用
のセラミツク基板１は、巾２cm、長さ５cm、厚み
1.5mmのほど直方体の平板状に形成されており、
その長手方向の一端面（側面）には、半径約１mm
の半円形の自動挿入用ノツチ部２が形成されてい
る。又このセラミツク基板１の外周端面のコーナ
ー３には、それぞれ、半径約0.4mm程度の丸味が
つけられているとともに、半導体素子Ａを収容す
るためのキヤビテイー部４の穿設された面と反対
側の面の端面におけるエツジ５には、前記セラミ
ツク基板１の外周に沿つて、各々が約0.1mm程度
の微小な段差を有する２つの段部６，７と半径
0.04〜0.06mm程度の丸味を施した３つの稜部８，
９，１０が形成され、しかも上方側の第１の段部
６の幅L1と下方側の第２の段部７の幅L2とをL1
≫L2の関係に形成してある（第３図参照）。符号
１Ａはセラミツク基板で構成されたキヤツプを、
１Ｂは該キヤツプ１Ａと同形のベースを示す。１
１はキヤツプ１Ａとベース１Ｂとを接着し、かつ
パツケージ内を気密封止する封じガラスである。
又１２はリードフレームである。 以上のように構成されたセラミツク基板１は、
半導体パツケージの組立工程や、組み立てられた
半導体パツケージの運搬工程等において、セラミ
ツク基板１同志がランダムに衝突しても、コーナ
ー３は丸味がつけられているため、コーナー３に
加えられた衝撃力は緩和され、したがつてコーナ
ー３に欠け、亀裂は発生し難くなつており、ま
た、エツジ５は、丸味をつけられたつの稜部８，
９，１０によつて２つの段部６，７をもつて形成
されているため、エツジ５に加えられた衝撃力は
３つの稜部８，９，１０に分散されるとともに緩
和されるので、エツジ５にも、欠け、亀裂は発生
し難くなつている。 そして、以上の実施例において説明したセラミ
ツク基板を用いて組み立てた半導体パツケージに
ついて衝撃試験を行なつたところテーブル１のよ
うな試験結果が得られた。
【表】
試験方法は、第４図に示す従来のセラミツク基
板を用いて組み立てた半導体パツケージと、本考
案の実施例に係るセラミツク基板１を用いて組み
立てた半導体パツケージをそれぞれ100セツト組
み立て、従来のセラミツク基板を用いて組み立て
た半導体パツケージと、本考案の実施例に係るセ
ラミツク基板１を用いて組み立てた半導体パツケ
ージについて、１個ずつ長さ50cm、断面凹形の中
空筒体として形成されたプラスチツク製の半導体
パツケージ保管チユーブに収納し、該チユーブの
両端面に同質材のセラミツク基板を被蓋した後、
該チユーブを上下の方向に、１秒間に180度の角
速度をもつて、10回繰り返し回転させて、欠けや
亀裂を生じた半導体パツケージの個数を調べたも
のである。 このテーブル１から明らかなように、従来のセ
ラミツク基板を用いて組み立てた半導体パツケー
ジは平均6.3回の衝突で合計100組中３個について
欠け、亀裂が発生しているのに対して、本考案の
実施例に係るセラミツク基板１を用いて組み立て
た半導体パツケージにおいては平均8.5回の衝突
で100個中２個の欠け、亀裂しか発生しておらず、
しかも、ほとんどが半導体パツケージ基板の長手
方向と直交する外周端面のエツジに極めて微少な
サイズで発生しているだけであつた。 更にセラミツク基板の外周に沿つて微少な段差
を有する２つの段部と丸味を施した３つの稜部を
もつて形成されいるセラミツク基板Ａ，Ｂ，Ｃ，
Ｄ（２つの段部の上方側の幅L1と下方側の第２の
段部の幅L2との関係を変えた試料）を用いて組
み立てた半導体パツケジをそれぞれ100セツト組
み立て、前述の試験方法により同様の衝撃試験を
行つたところ、テーブル２のような試験結果が得
られた。
板を用いて組み立てた半導体パツケージと、本考
案の実施例に係るセラミツク基板１を用いて組み
立てた半導体パツケージをそれぞれ100セツト組
み立て、従来のセラミツク基板を用いて組み立て
た半導体パツケージと、本考案の実施例に係るセ
ラミツク基板１を用いて組み立てた半導体パツケ
ージについて、１個ずつ長さ50cm、断面凹形の中
空筒体として形成されたプラスチツク製の半導体
パツケージ保管チユーブに収納し、該チユーブの
両端面に同質材のセラミツク基板を被蓋した後、
該チユーブを上下の方向に、１秒間に180度の角
速度をもつて、10回繰り返し回転させて、欠けや
亀裂を生じた半導体パツケージの個数を調べたも
のである。 このテーブル１から明らかなように、従来のセ
ラミツク基板を用いて組み立てた半導体パツケー
ジは平均6.3回の衝突で合計100組中３個について
欠け、亀裂が発生しているのに対して、本考案の
実施例に係るセラミツク基板１を用いて組み立て
た半導体パツケージにおいては平均8.5回の衝突
で100個中２個の欠け、亀裂しか発生しておらず、
しかも、ほとんどが半導体パツケージ基板の長手
方向と直交する外周端面のエツジに極めて微少な
サイズで発生しているだけであつた。 更にセラミツク基板の外周に沿つて微少な段差
を有する２つの段部と丸味を施した３つの稜部を
もつて形成されいるセラミツク基板Ａ，Ｂ，Ｃ，
Ｄ（２つの段部の上方側の幅L1と下方側の第２の
段部の幅L2との関係を変えた試料）を用いて組
み立てた半導体パツケジをそれぞれ100セツト組
み立て、前述の試験方法により同様の衝撃試験を
行つたところ、テーブル２のような試験結果が得
られた。
【表】
本考案は、上述のとおり構成されているので、
次に記載する効果を奏する。 セラミツク基板の外周端部に幅の異なる２つの
段部を形成することにより、エツジに加わる衝撃
力を分散し弱めることができるため、セラミツク
基板が衝突すること等によつて発生する欠け、亀
裂の発生を減少させることができるとともに、欠
け等の大きさを極く微少なものにとどめることが
可能である。 又、段部を２段形成したために、成型時にセラ
ミツク基板の端部への成形圧力を強くとることが
出来、パツケージのエツジの強度を高めることが
可能である。
次に記載する効果を奏する。 セラミツク基板の外周端部に幅の異なる２つの
段部を形成することにより、エツジに加わる衝撃
力を分散し弱めることができるため、セラミツク
基板が衝突すること等によつて発生する欠け、亀
裂の発生を減少させることができるとともに、欠
け等の大きさを極く微少なものにとどめることが
可能である。 又、段部を２段形成したために、成型時にセラ
ミツク基板の端部への成形圧力を強くとることが
出来、パツケージのエツジの強度を高めることが
可能である。
第１図は本考案に係るセラミツク基板を用いて
形成した半導体パツケージの斜視図、第２図はそ
の横断面拡大図、第３図は本考案に係るセラミツ
ク基板の要部拡大断面略図、第４図は従来のセラ
ミツク基板の要部拡大断面略図である。
形成した半導体パツケージの斜視図、第２図はそ
の横断面拡大図、第３図は本考案に係るセラミツ
ク基板の要部拡大断面略図、第４図は従来のセラ
ミツク基板の要部拡大断面略図である。
Claims (1)
- 半導体素子を収容するキヤビテイ部を有し、そ
の外周端面のコーナーに微少な丸味が施されてい
る半導体パツケージ用のセラミツク基板であつ
て、前記キヤビテイ部が穿設された面と反対側の
端面におけるエツジに、前記セラミツク基板の外
周に沿つて、微少な段差を有する２つの段部と丸
味を施した３つの稜部を形成し、しかも前記２つ
の段部を、上方側の第１の段部の幅L1と、下方
側の第２段部の幅L2とをL1≫L2の関係に形成し
たことを特徴とするセラミツク基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988063301U JPH0451485Y2 (ja) | 1988-05-16 | 1988-05-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988063301U JPH0451485Y2 (ja) | 1988-05-16 | 1988-05-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01167052U JPH01167052U (ja) | 1989-11-22 |
| JPH0451485Y2 true JPH0451485Y2 (ja) | 1992-12-03 |
Family
ID=31288809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988063301U Expired JPH0451485Y2 (ja) | 1988-05-16 | 1988-05-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451485Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731549Y2 (ja) * | 1988-11-11 | 1995-07-19 | 京セラ株式会社 | 半導体パッケージ用セラミック基板 |
| JP5617574B2 (ja) * | 2010-12-01 | 2014-11-05 | 株式会社村田製作所 | セラミック多層基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5572064A (en) * | 1978-11-25 | 1980-05-30 | Kyocera Corp | Ceramic substrate |
| JPS5750062A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Magnetic disk controller |
-
1988
- 1988-05-16 JP JP1988063301U patent/JPH0451485Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01167052U (ja) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0451485Y2 (ja) | ||
| WO2002044097A1 (en) | Glass panel and method of manufacturing the glass panel | |
| US4456641A (en) | Ceramic substrate for semiconductor package | |
| US5095360A (en) | Ceramic chip-resistant chamfered integrated circuit package | |
| US5160747A (en) | Apparatus for manufacturing ceramic chip-resistant chamfered integrated circuit package | |
| US4472333A (en) | Ceramic substrate for semiconductor package and method of manufacture | |
| JP2565303Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| JPH0731549Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| JPH06169850A (ja) | 金属製真空二重容器及びその製造方法 | |
| JPS62197Y2 (ja) | ||
| JPH0739232Y2 (ja) | 電子部品素子封止用蓋材 | |
| JPS638135Y2 (ja) | ||
| JPS5910238A (ja) | セラミツクパツケ−ジ | |
| JPS58218136A (ja) | 半導体装置用ダイコレツト | |
| JPH0744051U (ja) | 半導体パッケージ用セラミック基板 | |
| JPH0126056Y2 (ja) | ||
| JPH02309574A (ja) | 気密ガラス端子 | |
| JPS61177749A (ja) | 半導体装置 | |
| JPS63245945A (ja) | 半導体パッケージ用セラミック基板 | |
| JPS6218057A (ja) | リ−ドフレ−ム加工方法 | |
| JP2519395Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| JPH0453156A (ja) | セラミックパッケージ用板ガラス | |
| JPS6278082A (ja) | 半導体装置運搬具 | |
| JPH0346356A (ja) | 半導体装置 | |
| JPS60171281A (ja) | グレ−ズドセラミツク基板 |