JPS599768A - デ−タ処理装置の初期設定装置 - Google Patents
デ−タ処理装置の初期設定装置Info
- Publication number
- JPS599768A JPS599768A JP57118375A JP11837582A JPS599768A JP S599768 A JPS599768 A JP S599768A JP 57118375 A JP57118375 A JP 57118375A JP 11837582 A JP11837582 A JP 11837582A JP S599768 A JPS599768 A JP S599768A
- Authority
- JP
- Japan
- Prior art keywords
- main processor
- svp1
- turned
- flip
- svp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、主プロセツサとこの王プロセッサの初期設定
を行なうサービスプロセッサ（以下、ＳＮＰと略称する
。）と全備えたデータ処理装置の初期設定装置に関する
ものである。
を行なうサービスプロセッサ（以下、ＳＮＰと略称する
。）と全備えたデータ処理装置の初期設定装置に関する
ものである。
従来のこの種データ処理装置では、主プロセツサとＳＶ
Ｐがそれぞれ独立の電源装置？有していても、両電源装
置は１つの電力系統に接続され、この電力系統の間両に
より、両電源装置の同時投入・遮断を行なっている。そ
のため、主プロセツサの電源投入とＳＶＰの電源投入と
はタイミング的に等価であるとして設計され、５ＶＰ−
の電源が投入された時に主プロセツサに対する初期設定
動作を開始させることにより、自動初期設定機能全実現
している。
Ｐがそれぞれ独立の電源装置？有していても、両電源装
置は１つの電力系統に接続され、この電力系統の間両に
より、両電源装置の同時投入・遮断を行なっている。そ
のため、主プロセツサの電源投入とＳＶＰの電源投入と
はタイミング的に等価であるとして設計され、５ＶＰ−
の電源が投入された時に主プロセツサに対する初期設定
動作を開始させることにより、自動初期設定機能全実現
している。
このような従来の初期設定方式では、通常の使用状態で
は全く正しく働くが、試験時、保守時などに、ＳＶＰの
電源だけ全遮断・投入すると、その電源投入毎に主プロ
セツサに対する初期設定動作が起動されてしまい、すで
にデータの設定が終っている主プロセツサの記憶装置を
再びクリアしてしまうという欠点があった。
は全く正しく働くが、試験時、保守時などに、ＳＶＰの
電源だけ全遮断・投入すると、その電源投入毎に主プロ
セツサに対する初期設定動作が起動されてしまい、すで
にデータの設定が終っている主プロセツサの記憶装置を
再びクリアしてしまうという欠点があった。
本発明の目的は、ＳＶＰによる主プロセツサの初期設定
を、本来必要とされている場合に１回だけ行ない、主プ
ロセツサの記憶装置の内容を破壊してしまうなどの不都
合を防止した初期設定装置を提供することにある。
を、本来必要とされている場合に１回だけ行ない、主プ
ロセツサの記憶装置の内容を破壊してしまうなどの不都
合を防止した初期設定装置を提供することにある。
このような目的を達成するために、本発明では、王プロ
セッサが１度初期設定されたことを記憶するレジスタを
設け、ＳＶＰの電源投入時に、このレジスタの内容を識
別し、初期設定されていないことが識別された時のみ主
プロセツサの初期設定を行なうようにしたことに特徴が
ある。
セッサが１度初期設定されたことを記憶するレジスタを
設け、ＳＶＰの電源投入時に、このレジスタの内容を識
別し、初期設定されていないことが識別された時のみ主
プロセツサの初期設定を行なうようにしたことに特徴が
ある。
以下、本発明の実施例を図面により詳細に説明する。
第１図は本発明による初期設定装置を実現するデータ処
理装置の一実施例の構成図、第２図はＳｖＰ電源投入後
のＳｖＰの処理の流れの一例を示すフローチャートであ
る。
理装置の一実施例の構成図、第２図はＳｖＰ電源投入後
のＳｖＰの処理の流れの一例を示すフローチャートであ
る。
第１図において、ｌはＳＶＰで、ＳＶＰ中央処理装置１
１、ｓｖｐ電源装置１２、ＲＯＭ１３、インタフェース
回路１４、入出力レジスタ１５および入力レジスタ１６
からなっている。また、２は王プロセッサで、主プロセ
ツサ中央処理装置２１、主プロセツサ電源装置２２、イ
ンタフェース回路２３、初期設定記憶用フリップフロッ
プ２４からなっている。
１、ｓｖｐ電源装置１２、ＲＯＭ１３、インタフェース
回路１４、入出力レジスタ１５および入力レジスタ１６
からなっている。また、２は王プロセッサで、主プロセ
ツサ中央処理装置２１、主プロセツサ電源装置２２、イ
ンタフェース回路２３、初期設定記憶用フリップフロッ
プ２４からなっている。
さらに、３１はＳ Ｖ Ｐ １と主プロセツサ２との間
でやりとりされるデータ、３２は８ＶＰ１からのセット
信号、３３は主プロセツサ２の７リツププロツプ２４の
出力信号、３４および３５は主プロセツサ２の電源装置
２２からの状態信号およびリセット４８号を示す。
でやりとりされるデータ、３２は８ＶＰ１からのセット
信号、３３は主プロセツサ２の７リツププロツプ２４の
出力信号、３４および３５は主プロセツサ２の電源装置
２２からの状態信号およびリセット４８号を示す。
第１図において、本発明で特徴的なことは、主プロセツ
サ２に初期設定記憶用フリップ７０ツブ２４ヲＧ’ｒｆ
、そのフリップフロップを主プロセツサ２の電源装置２
２０投入時にリセット信号３５によりリセットし、５Ｖ
Ｐ１のプログラム制御により発せられるセット信号３２
によシセットするようになっている。また、このフリッ
プ７０ツブ２４のセット出力３３をｓｖｐ ｉに送出す
るとともに、主プロセツサ２の電源装置２２から電源の
投入・遮断状態を示す状態信号３４’５ＳＶＰ１に送出
している。
サ２に初期設定記憶用フリップ７０ツブ２４ヲＧ’ｒｆ
、そのフリップフロップを主プロセツサ２の電源装置２
２０投入時にリセット信号３５によりリセットし、５Ｖ
Ｐ１のプログラム制御により発せられるセット信号３２
によシセットするようになっている。また、このフリッ
プ７０ツブ２４のセット出力３３をｓｖｐ ｉに送出す
るとともに、主プロセツサ２の電源装置２２から電源の
投入・遮断状態を示す状態信号３４’５ＳＶＰ１に送出
している。
いま、５ＶＰ１の電源装置１２が投入されると、５ＶＰ
Ｉの自動スタート用のＲＯＭ１３に内蔵されたＳＶＰ自
身の初期化プログラムを動作させ、引き続いて、第２図
に示す、５ｖＰ１による主プロセツサ２の初期設定動作
を開始させる。
Ｉの自動スタート用のＲＯＭ１３に内蔵されたＳＶＰ自
身の初期化プログラムを動作させ、引き続いて、第２図
に示す、５ｖＰ１による主プロセツサ２の初期設定動作
を開始させる。
ところで、５ｖＰ１の電源投入時の主プロセツサ２の状
態は３８１類しかなく、第１は主プロセツサ２の電源装
置２２の遮断状態、第２は主プロセツサ２の電源装置２
２は投入されているが、ＳＶＰ １による初期設定がい
まだ行なわれていない状態、第３は主プロセツサ２の電
源装置２２は投入状態で、５ＶＰｌによる初期設定が以
前に済まされている状態である。
態は３８１類しかなく、第１は主プロセツサ２の電源装
置２２の遮断状態、第２は主プロセツサ２の電源装置２
２は投入されているが、ＳＶＰ １による初期設定がい
まだ行なわれていない状態、第３は主プロセツサ２の電
源装置２２は投入状態で、５ＶＰｌによる初期設定が以
前に済まされている状態である。
ＳＶＰ １は、電源装置１２の投入により、先ず始めに
、王プロセッサ２の電源装置２２の投入・遮断状態を示
す状態信号３４を入力し、それをレジスタ１６を通して
読み込み、第１の条件分岐を行なう（ステップ４１）。
、王プロセッサ２の電源装置２２の投入・遮断状態を示
す状態信号３４を入力し、それをレジスタ１６を通して
読み込み、第１の条件分岐を行なう（ステップ４１）。
ここで、主プロセツサ電源２２が投入状態であれば、さ
らに、フリップフロップ２４の出力信号３３を入出力レ
ジスタ１５を通して読み込み、第２の条件分岐を行なう
（ステップ４２）。ここで、フリップフロップ２４がリ
セット状態であれば、５ｖＰ１は生プロセッサ２の初期
設定が済んでいないと判断し、インタフェース回路１４
．２３を通してデータ３１を送り、主プロセツサ２内の
電子回路（図示省略）の初期設定を行ない（ステップ４
３）、その後、入出力レジスタ１５を通してフリップフ
ロップ２４０セツト信号３２を発し、フリップフロップ
２４をセットしくステップ４４）、初期設定プログラム
の実行を終了する。
らに、フリップフロップ２４の出力信号３３を入出力レ
ジスタ１５を通して読み込み、第２の条件分岐を行なう
（ステップ４２）。ここで、フリップフロップ２４がリ
セット状態であれば、５ｖＰ１は生プロセッサ２の初期
設定が済んでいないと判断し、インタフェース回路１４
．２３を通してデータ３１を送り、主プロセツサ２内の
電子回路（図示省略）の初期設定を行ない（ステップ４
３）、その後、入出力レジスタ１５を通してフリップフ
ロップ２４０セツト信号３２を発し、フリップフロップ
２４をセットしくステップ４４）、初期設定プログラム
の実行を終了する。
また、第２の条件分岐の際に、フリップフロップ２４が
セット状態である場合には、５ｖＰ１は主プロセツサ２
の初期設定済みと判断し、何もせずに初期設定プログラ
ムの実行を終了する。
セット状態である場合には、５ｖＰ１は主プロセツサ２
の初期設定済みと判断し、何もせずに初期設定プログラ
ムの実行を終了する。
さらに、第１の条件分岐で、主プロセツサ電源２２が遮
断状態であると識別されると、５ＶＰＩは主プロセツサ
電源２２が投入されるまで待ちの状態となり（ステップ
４５）、主プロセツサ２の電源投入後、前述したと同様
に、主プロセツサ２の初期設定（ステップ４３）とフリ
ップフロップ２４のセット（ステップ４４）を行ない、
初期設定プログラムの実行を終了する。
断状態であると識別されると、５ＶＰＩは主プロセツサ
電源２２が投入されるまで待ちの状態となり（ステップ
４５）、主プロセツサ２の電源投入後、前述したと同様
に、主プロセツサ２の初期設定（ステップ４３）とフリ
ップフロップ２４のセット（ステップ４４）を行ない、
初期設定プログラムの実行を終了する。
このようにして、５ｖＰ１はフリップ７０ツブ２４の状
態を判定することにより、主プロセツサが初期設定済み
かどうかを判定し、初期設定済みでない時に初期設定を
行なうことによシ、主プロセツサの初期設定の重複を避
けることができる。
態を判定することにより、主プロセツサが初期設定済み
かどうかを判定し、初期設定済みでない時に初期設定を
行なうことによシ、主プロセツサの初期設定の重複を避
けることができる。
なお、上述した例では初期設定記憶用にフリップ７０ツ
ブを設ける場合について示したが、それに限定されるも
のでなく、情報を記憶するレジスタであれば何でもよい
。
ブを設ける場合について示したが、それに限定されるも
のでなく、情報を記憶するレジスタであれば何でもよい
。
また、この初期設定記憶用レジスタを主プロセツサ２側
に設ける例について説明したが、このレジスタをＳＶＰ
側に設けてもよいことは言う寸でもない。
に設ける例について説明したが、このレジスタをＳＶＰ
側に設けてもよいことは言う寸でもない。
以上述べたように、本発明によれば、ＳＶＰの電源と主
プロセツサの電源とを全く独立のタイミングで投入・遮
断した場合にも、ＳＶＰによる主プロセツサの自動初期
設定が、必要な時にだけ、すなわち、主プロセツサの電
源投入後に１回だけ行なわれるようとすることが可能と
なり、初期設定の重複動作を避けることができ、主プロ
セツサの記憶装置をクリアしてしまうような不都合をな
くすことができる。
プロセツサの電源とを全く独立のタイミングで投入・遮
断した場合にも、ＳＶＰによる主プロセツサの自動初期
設定が、必要な時にだけ、すなわち、主プロセツサの電
源投入後に１回だけ行なわれるようとすることが可能と
なり、初期設定の重複動作を避けることができ、主プロ
セツサの記憶装置をクリアしてしまうような不都合をな
くすことができる。
第１図は本発明による初期設定方式を実現するデータ処
理装置の一実施例の構成図、第２図は第１図のＳｖＰに
よる初期設定手順の一例を示すフローチャートである。
理装置の一実施例の構成図、第２図は第１図のＳｖＰに
よる初期設定手順の一例を示すフローチャートである。
Claims (1)
- １、第１の処理装置と、該第１の処理装置の初期設定全
自動的に行なう第２の処理装置とからなるデータ処理装
置において、上記第１および第２の処理装置のいずれか
一方に、上記第１の処理装置が初期設定されたかどうか
を記憶するレジスタ手段金偏え、上記第２の処理装置の
電源投入時に、上記レジスタ手段の内容全識別し、上記
第１の処理装置が初期設定されていないことが識別され
た時、上記第２の処理装置により、上記第１の処理装置
の初期設定を行なうとともに、上記レジスタ手段に初期
設定されたことを記憶するようにしたことを特徴とする
初期設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118375A JPS599768A (ja) | 1982-07-09 | 1982-07-09 | デ−タ処理装置の初期設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118375A JPS599768A (ja) | 1982-07-09 | 1982-07-09 | デ−タ処理装置の初期設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599768A true JPS599768A (ja) | 1984-01-19 |
Family
ID=14735141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118375A Pending JPS599768A (ja) | 1982-07-09 | 1982-07-09 | デ−タ処理装置の初期設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599768A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131021A (ja) * | 1984-11-29 | 1986-06-18 | Toshiba Corp | メモリの初期化方法 |
| JPS62264317A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | 共有周辺装置イニシヤライズ方式 |
| JPH02222016A (ja) * | 1989-02-23 | 1990-09-04 | Rinnai Corp | 複数の制御回路の制御装置 |
-
1982
- 1982-07-09 JP JP57118375A patent/JPS599768A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131021A (ja) * | 1984-11-29 | 1986-06-18 | Toshiba Corp | メモリの初期化方法 |
| JPS62264317A (ja) * | 1986-05-12 | 1987-11-17 | Mitsubishi Electric Corp | 共有周辺装置イニシヤライズ方式 |
| JPH02222016A (ja) * | 1989-02-23 | 1990-09-04 | Rinnai Corp | 複数の制御回路の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| US6185696B1 (en) | System for a primary BIOS ROM recovery in a dual BIOS ROM computer system | |
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| US6115813A (en) | Selectively enabling advanced configuration and power interface BIOS support | |
| JP2655615B2 (ja) | 情報処理装置 | |
| US6857065B2 (en) | System and method for system initializating a data processing system by selecting parameters from one of a user-defined input, a serial non-volatile memory and a parallel non-volatile memory | |
| JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
| JPS599768A (ja) | デ−タ処理装置の初期設定装置 | |
| JPS593524A (ja) | リセツト動作制御方式 | |
| US6438686B1 (en) | Method and apparatus for eliminating contention with dual bus masters | |
| US20040210751A1 (en) | Method for booting computer system with basic input-output system memory and structure thereof | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| KR100465610B1 (ko) | 온-칩 프로그래밍 능력을 가지는 내장된 플래시 메모리를 구비한 마이크로컴퓨터 및 상기 내장된 플래시 메모리에 데이터를프로그램하는 방법 | |
| KR200170061Y1 (ko) | 복구능력이있는플래시메모리 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| US20020174383A1 (en) | Information processing apparatus and method of reset control | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 | |
| JP2586421Y2 (ja) | デバッグ機能付ｃｐｕボード | |
| JPH0426913Y2 (ja) | ||
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| US20030154369A1 (en) | Single chip microcomputer | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JPS6144343B2 (ja) |