JPS5998251A - デ−タ処理システムにおけるマイクロコ−ド制御ストアのロ−デイング方法およびこれを実施するデ−タ処理システム - Google Patents
デ−タ処理システムにおけるマイクロコ−ド制御ストアのロ−デイング方法およびこれを実施するデ−タ処理システムInfo
- Publication number
- JPS5998251A JPS5998251A JP58136694A JP13669483A JPS5998251A JP S5998251 A JPS5998251 A JP S5998251A JP 58136694 A JP58136694 A JP 58136694A JP 13669483 A JP13669483 A JP 13669483A JP S5998251 A JPS5998251 A JP S5998251A
- Authority
- JP
- Japan
- Prior art keywords
- microcode
- program
- data processing
- processing system
- control store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Saccharide Compounds (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコード制御ストアのローディング手法
に関し、特に複数のソースからのマイクロコードのロー
ディングを可能にし、またこのような目的のために特殊
な制御装置または特定の場所を必要としないマイクロコ
ード制御ストアのローディング法に関する。
に関し、特に複数のソースからのマイクロコードのロー
ディングを可能にし、またこのような目的のために特殊
な制御装置または特定の場所を必要としないマイクロコ
ード制御ストアのローディング法に関する。
マイクロ命令の復号に応答してプログラムを構成する時
使用されるマイクロコード（即ち、マイクロ命令）を記
憶するための制御ストアを使用するデータ処理システム
においては、例えばその内部にロードされるマイクロコ
ードは通常性格的に固定され、唯１セットのマイクロコ
ード命令しか通常そのようにロードすることができない
。従って、このような従来のシステムは唯１セットのマ
イク巳命令のローディングに制限されるため、柔軟性が
少なくなる傾向を有する。更に、マイクロコードが記憶
される適当なＩ１０素子（例えば、フロッピー・ディス
ク等）からマイクロコードをアクセスするため特殊な制
御装置が通常要求されまたこのような制御装置は通常固
定されたセットをなすマイクロコード命令を含むＩ１０
素子しかアクセスしないように構成されている。
使用されるマイクロコード（即ち、マイクロ命令）を記
憶するための制御ストアを使用するデータ処理システム
においては、例えばその内部にロードされるマイクロコ
ードは通常性格的に固定され、唯１セットのマイクロコ
ード命令しか通常そのようにロードすることができない
。従って、このような従来のシステムは唯１セットのマ
イク巳命令のローディングに制限されるため、柔軟性が
少なくなる傾向を有する。更に、マイクロコードが記憶
される適当なＩ１０素子（例えば、フロッピー・ディス
ク等）からマイクロコードをアクセスするため特殊な制
御装置が通常要求されまたこのような制御装置は通常固
定されたセットをなすマイクロコード命令を含むＩ１０
素子しかアクセスしないように構成されている。
従って、このようなマイクロコード・システムに更に大
きな柔軟性を提供するため、１つ以上のＩ１０素子から
１セット以上のマイクロ命令をアクセスすることができ
るようにすること、またこのために前記の各Ｉ１０素子
と関連してこのような目的のための１つ以上の特殊な制
御装置を必要としないことが望ましい。
きな柔軟性を提供するため、１つ以上のＩ１０素子から
１セット以上のマイクロ命令をアクセスすることができ
るようにすること、またこのために前記の各Ｉ１０素子
と関連してこのような目的のための１つ以上の特殊な制
御装置を必要としないことが望ましい。
本発明によれば、本システムは、１セツトμ上のマイク
ロコード命令を本システムのマイクロコード制御ストア
に使用可能にするように複数のＩン０素子に対するアク
セスを可能にするため、プロセッサおよび既に本システ
ムの一部である常に使用可能なそれ自体の内部Ｉ１０制
御装置を作動させるため使用することができる基本命令
（しばしば［−核命令］と呼ばれる）のセットを使用す
る１３ このような「核」となるマイクロ命令は最初に
適当な固定されたあるいはプログラム可能な読出し専用
メモ！Ｊ−（ＲＯＭまたはＦＲＯＭ）に記憶することが
でき、また始動時にシステムのマイクロコード制御スト
アに自動的に置くことができる。この「核」マイクロ命
令は、選択された基本的なシステムの構成要素（例えば
、マイクロ命令の順序付けを制御するマイクロシーケン
サ装置、マイクロコード制御ストアにおける一連のマイ
クロ命令の開始アドレスを提供する復号マクロ命令のた
めの内部命令プロセッサ装置、主または副記憶装置（単
数または複数）、演算論理装置、等）の最初の試験を行
なうため使用することができるいくつかの診断マイクロ
コード命令をこれと関連させることができる。
ロコード命令を本システムのマイクロコード制御ストア
に使用可能にするように複数のＩン０素子に対するアク
セスを可能にするため、プロセッサおよび既に本システ
ムの一部である常に使用可能なそれ自体の内部Ｉ１０制
御装置を作動させるため使用することができる基本命令
（しばしば［−核命令］と呼ばれる）のセットを使用す
る１３ このような「核」となるマイクロ命令は最初に
適当な固定されたあるいはプログラム可能な読出し専用
メモ！Ｊ−（ＲＯＭまたはＦＲＯＭ）に記憶することが
でき、また始動時にシステムのマイクロコード制御スト
アに自動的に置くことができる。この「核」マイクロ命
令は、選択された基本的なシステムの構成要素（例えば
、マイクロ命令の順序付けを制御するマイクロシーケン
サ装置、マイクロコード制御ストアにおける一連のマイ
クロ命令の開始アドレスを提供する復号マクロ命令のた
めの内部命令プロセッサ装置、主または副記憶装置（単
数または複数）、演算論理装置、等）の最初の試験を行
なうため使用することができるいくつかの診断マイクロ
コード命令をこれと関連させることができる。
従って、「核」マイクロ命令は、Ｉ１０インターフェー
ス装置をリセットして所要のマイクロコードが記憶され
るある特定のＩ、１０素子を識別するための「始動」パ
ルスおよび素子コードを提供する特殊な初期化プログラ
ムを実行するために使用することができる。このような
初期化プログラムは前に識別されたＩ１０素子に関する
更に複雑な「ロード」プログラム（［ブート（・ストラ
ップ）−１プログラム）をアクセスし、またこのような
プログラムをシステムの主記憶装置に転送する。
ス装置をリセットして所要のマイクロコードが記憶され
るある特定のＩ、１０素子を識別するための「始動」パ
ルスおよび素子コードを提供する特殊な初期化プログラ
ムを実行するために使用することができる。このような
初期化プログラムは前に識別されたＩ１０素子に関する
更に複雑な「ロード」プログラム（［ブート（・ストラ
ップ）−１プログラム）をアクセスし、またこのような
プログラムをシステムの主記憶装置に転送する。
従って、プロセッサは、識別されたＩ１０素子（前述の
素子コードにより識別される）における所要のマイクロ
コード・ファイルを求めて探索し、選択されたマイクロ
コード・ファイルをプロセッサ・システムのマイクロコ
ード制御ストアにロードするプート・プログラムを実行
することができる。このようなマイクロコードのローデ
ィングに続いて、この時折たにロードされたマイクロ命
令のセットの制御下にあるプロセッサが適当なオペレー
ティング・システムのソフトウェアをロードすることが
でき、その結果システム全体がこの時使用できる状態と
なる。
素子コードにより識別される）における所要のマイクロ
コード・ファイルを求めて探索し、選択されたマイクロ
コード・ファイルをプロセッサ・システムのマイクロコ
ード制御ストアにロードするプート・プログラムを実行
することができる。このようなマイクロコードのローデ
ィングに続いて、この時折たにロードされたマイクロ命
令のセットの制御下にあるプロセッサが適当なオペレー
ティング・システムのソフトウェアをロードすることが
でき、その結果システム全体がこの時使用できる状態と
なる。
本発明については図面の助けにより更に詳細に以下に記
述する。
述する。
第１図は、例えば、下記の文献において記述される如き
Ｅｃｌｉｐｓｅ■ＭＶ／８０００ コンピュータ・シ
ステムなる小品名の下で］）ａｔａ Ｇｅｎｅｒａｌ社
によって現在市販される形式のものでよいデータ処理シ
ステムの主な構成要素を全体的なブロック図で示してい
る。
Ｅｃｌｉｐｓｅ■ＭＶ／８０００ コンピュータ・シ
ステムなる小品名の下で］）ａｔａ Ｇｅｎｅｒａｌ社
によって現在市販される形式のものでよいデータ処理シ
ステムの主な構成要素を全体的なブロック図で示してい
る。
即ち、
「Ｔｈｅ Ｅｃｌｉｐｓｅ■ＭＶ／８０００Ｐｒｉｎｃ
ｉｐｌｅｓ ｏｆＯｐｅｒａｔｉｏｎＪ ＡＯ１４
−０００６４８、ＤａｔａＧｅｎｅｒａｌ 社、 １
９８０年版（１９８１年６月改訂）このシステムはまた
、例えば、１９８０年４月２５日出願のＥ 、 Ｒａ５
ａｌａ等の米国特許出願第１４６．５６１号にも記載さ
れている。
ｉｐｌｅｓ ｏｆＯｐｅｒａｔｉｏｎＪ ＡＯ１４
−０００６４８、ＤａｔａＧｅｎｅｒａｌ 社、 １
９８０年版（１９８１年６月改訂）このシステムはまた
、例えば、１９８０年４月２５日出願のＥ 、 Ｒａ５
ａｌａ等の米国特許出願第１４６．５６１号にも記載さ
れている。
このような文献において理解できるように、本システム
は、マイクロコード制御ストア１２からのマイクロコー
ド命令の順次の選択の制御のため使用されるマイクロシ
ーケンサ装置１０を含んでいる。このようなシステムは
、通常、マクロ命令の実行のため必要な１つ以上の一連
のマイクロ命令の制御ストアにおける始動アドレスを提
供するマクロ命令を復号する命令プロセッサ装置１６の
制御下にある。図示の如きシステムは、適当な主記憶装
置１４と、プロセッサと１つ以上のＩ１０素子１６間の
アドレスおよびデータの転送を制御するＩ１０制御装置
インターフェース装置１５とを有する。
は、マイクロコード制御ストア１２からのマイクロコー
ド命令の順次の選択の制御のため使用されるマイクロシ
ーケンサ装置１０を含んでいる。このようなシステムは
、通常、マクロ命令の実行のため必要な１つ以上の一連
のマイクロ命令の制御ストアにおける始動アドレスを提
供するマクロ命令を復号する命令プロセッサ装置１６の
制御下にある。図示の如きシステムは、適当な主記憶装
置１４と、プロセッサと１つ以上のＩ１０素子１６間の
アドレスおよびデータの転送を制御するＩ１０制御装置
インターフェース装置１５とを有する。
本発明による本システムの特定の一実施態様においては
、このようなシステムは、更に、始動時およびマイクロ
コード制御ストアのローディングの操作において使用さ
れ、かつＰＲＯＭ装置１７．１８およびランダム・アク
セス・メモリー（ＲＡＭ）装置１９のアクセスのための
、また主記憶装置１４とマイクロシーケンサ装置１０の
制御ストア間にデータを転送するための特別に設計され
たハードワイアド・ロジックを特に含むシステム制御プ
ロセッサ１１を更に含んでいる。
、このようなシステムは、更に、始動時およびマイクロ
コード制御ストアのローディングの操作において使用さ
れ、かつＰＲＯＭ装置１７．１８およびランダム・アク
セス・メモリー（ＲＡＭ）装置１９のアクセスのための
、また主記憶装置１４とマイクロシーケンサ装置１０の
制御ストア間にデータを転送するための特別に設計され
たハードワイアド・ロジックを特に含むシステム制御プ
ロセッサ１１を更に含んでいる。
本システムの制御プロセッサ（以下本文においては、Ｓ
ＣＰと呼ばれる）は、第１図に概略を示した如き電源０
Ｎ１０ＦＦスイツチ２１の作動と同時に始動される。Ｅ
ＰＲＯＭ装置１７は、例えば、内部に固定的に記憶され
た「核」マイクロコード命令のセットを保有する。本発
明が有効であることが判るＤａｔａ Ｇｅｎｅｒａｌ社
の特定のＥｃｌｉｐｓｅ■ＭＶ／８０００ システム
においては、例えば、このよりな「核」マイクロコード
命令のセットは、下記の文献に記述される如く、Ｄａｔ
ａ Ｇｅｎｅｒａｌ社のモデルＮｏｖａ■８００コンピ
ュータ・システムに使用するため本来設計されたＤａｔ
ａ Ｇｅｎｅｒａｌ社のＮｏｖａ■用命令セットとして
識別される。即ち、Ｐｒｏｇｒａｍｍｅｒ’ｓ Ｉ（ｅ
ｆｅｒｅｎｃｅ Ｍａｎｕａｌ ＮｏｖａＬｉｎｅ
Ｃｏｍｐｕｔｅｒｃ、、Ｄａｔａ Ｇｅｎｅｒａｌ ”
（Ｌ 扁 ０ １ ４−００６３１ このような「核ｊマイクロコード命令セットはまた、前
に述べたＥｃｌｉｐｓｅ■ の文献に記述された如きＥ
ｃｌｉｐｓｅ■ＭＶ／８０００型システムのための全体
的な命令セットの一部としても含まれていもＲＯＭ装置
１８は、初期化プログ２ム（以下においては、「ブート
」プログラムと呼ぶ）と「ロード制御ストア（ＬＣ８）
プログラム」の双方、ならびに前述の如くシステムの構
成要素を最初に検査するための適当な診断プログラムを
記憶するため使用される。ＲＡＭ装置１９は、始動手順
において使用するため、また本発明による制御ストアの
ローディング・プロセスのため使用することができる。
ＣＰと呼ばれる）は、第１図に概略を示した如き電源０
Ｎ１０ＦＦスイツチ２１の作動と同時に始動される。Ｅ
ＰＲＯＭ装置１７は、例えば、内部に固定的に記憶され
た「核」マイクロコード命令のセットを保有する。本発
明が有効であることが判るＤａｔａ Ｇｅｎｅｒａｌ社
の特定のＥｃｌｉｐｓｅ■ＭＶ／８０００ システム
においては、例えば、このよりな「核」マイクロコード
命令のセットは、下記の文献に記述される如く、Ｄａｔ
ａ Ｇｅｎｅｒａｌ社のモデルＮｏｖａ■８００コンピ
ュータ・システムに使用するため本来設計されたＤａｔ
ａ Ｇｅｎｅｒａｌ社のＮｏｖａ■用命令セットとして
識別される。即ち、Ｐｒｏｇｒａｍｍｅｒ’ｓ Ｉ（ｅ
ｆｅｒｅｎｃｅ Ｍａｎｕａｌ ＮｏｖａＬｉｎｅ
Ｃｏｍｐｕｔｅｒｃ、、Ｄａｔａ Ｇｅｎｅｒａｌ ”
（Ｌ 扁 ０ １ ４−００６３１ このような「核ｊマイクロコード命令セットはまた、前
に述べたＥｃｌｉｐｓｅ■ の文献に記述された如きＥ
ｃｌｉｐｓｅ■ＭＶ／８０００型システムのための全体
的な命令セットの一部としても含まれていもＲＯＭ装置
１８は、初期化プログ２ム（以下においては、「ブート
」プログラムと呼ぶ）と「ロード制御ストア（ＬＣ８）
プログラム」の双方、ならびに前述の如くシステムの構
成要素を最初に検査するための適当な診断プログラムを
記憶するため使用される。ＲＡＭ装置１９は、始動手順
において使用するため、また本発明による制御ストアの
ローディング・プロセスのため使用することができる。
システムの電源が投入される時、Ｓ、ＣＰはＥＰＲＯＭ
装置１７に存在すルｒ核」ノ’ （Ｎ・Ｑ Ｖ Ａ８０
０）命令をバス２０を介してマイクロコード制御ストア
１２に対して転送するように自動的にプログラムされる
。同時に、ＬＣＳプログラムおよびパワー・アップ診断
プログラムがＥ Ｐ ＲＯＭ装置１７からＲＡＭ装置１
９へ転送される。一旦「核」マイクロコード命令のセッ
トがマイクロコード制御ストアにおいて使用可能になる
と、ＳＣＰを用いて前述の如きシステム全体の種々の構
成要素の検査のためのパワーｅアップ診断プログラムの
実行を制御する。本例においては、更に完全なパワー・
アップ診断プログラムが本文の添付資料としてマイクロ
フィッシュ形態で添付されるが、このマイクロフィッシ
ュは、このような最初の診断手順を実施する際使用され
る事例プログラムとして所定の規定により本文に参考の
ため引用する。
装置１７に存在すルｒ核」ノ’ （Ｎ・Ｑ Ｖ Ａ８０
０）命令をバス２０を介してマイクロコード制御ストア
１２に対して転送するように自動的にプログラムされる
。同時に、ＬＣＳプログラムおよびパワー・アップ診断
プログラムがＥ Ｐ ＲＯＭ装置１７からＲＡＭ装置１
９へ転送される。一旦「核」マイクロコード命令のセッ
トがマイクロコード制御ストアにおいて使用可能になる
と、ＳＣＰを用いて前述の如きシステム全体の種々の構
成要素の検査のためのパワーｅアップ診断プログラムの
実行を制御する。本例においては、更に完全なパワー・
アップ診断プログラムが本文の添付資料としてマイクロ
フィッシュ形態で添付されるが、このマイクロフィッシ
ュは、このような最初の診断手順を実施する際使用され
る事例プログラムとして所定の規定により本文に参考の
ため引用する。
このマイクロフィッシュは「パワー・アップ診断プログ
ラム」の名称の下に識別され、目録は見出し［上位の常
駐パワー・アップ・テストの開始」から始まる。
ラム」の名称の下に識別され、目録は見出し［上位の常
駐パワー・アップ・テストの開始」から始まる。
「核」マイクロコード命令セットはまた２つの別の命令
を含み、その第１のものはモデルＭＹ／８０００プロセ
ッサとしてプロセッサを有効に識別し、従ってＤａｔａ
Ｇｅｎｅｒａ１社のＥｃｌｉｐｓｅ■ＭＶ／８０００
コンピュータ・システムにおいて使用できるもの以外の
マイクロコード命令をロードする如何なる試みも阻止す
るｒＮｃＰＩＤＪ命令として識別することができる。第
２の別の命令は、以下において更に詳細に論述する「制
御ストア・ロード（ＬＣ，Ｓ）Ｊ命令として識別される
。
を含み、その第１のものはモデルＭＹ／８０００プロセ
ッサとしてプロセッサを有効に識別し、従ってＤａｔａ
Ｇｅｎｅｒａ１社のＥｃｌｉｐｓｅ■ＭＶ／８０００
コンピュータ・システムにおいて使用できるもの以外の
マイクロコード命令をロードする如何なる試みも阻止す
るｒＮｃＰＩＤＪ命令として識別することができる。第
２の別の命令は、以下において更に詳細に論述する「制
御ストア・ロード（ＬＣ，Ｓ）Ｊ命令として識別される
。
一旦全体的な「核」命令セット（基本的なＮ ｏｖａ■
８００命令セット、ＮＣＰＩＤｉ令お、Ｊ−びＬＣ８命
令）が制御ストア１２にロードされ、また診断命令のロ
ードおよび実行の両方が行なわると、システム制御プロ
セッサはこの時特殊な初期化プログラム（、ｒ−）Ｊプ
ログラム）をバス２２上でＦＲＯＭ１８から主記憶装置
１４に転送し、システムの主プロセツサ（命令プロセッ
サ１６として示される）がその実行を開始する。
８００命令セット、ＮＣＰＩＤｉ令お、Ｊ−びＬＣ８命
令）が制御ストア１２にロードされ、また診断命令のロ
ードおよび実行の両方が行なわると、システム制御プロ
セッサはこの時特殊な初期化プログラム（、ｒ−）Ｊプ
ログラム）をバス２２上でＦＲＯＭ１８から主記憶装置
１４に転送し、システムの主プロセツサ（命令プロセッ
サ１６として示される）がその実行を開始する。
プート・プログラムは、下記の如く実質的に僅かに６つ
のマクロ命令のステップしか持たない。
のマクロ命令のステップしか持たない。
（場所は主記憶装置における例示的な記憶場所を示す）
３７５ ｌ０Ｒ３Ｔ
３７６ ＮＩＯ３＜ＤＥＶ＞３７７
ＪＭＰ ろ７７明らかなように、プ
ート・プログラムの最初のステップは、単に、１１０イ
ンターフエース装置をリセットしてこれをＩ１０素子お
よび主プロセツサに関する情報の人出のための条件に置
くリセット・ステップである。次のステップは、始動ノ
くルスと、例えばシステム始動プログラム（ｒＭブード
」プログラム）を内部に格納したＩ１０素子を識別する
Ｉ１０素子コードを有効に供給し、前記始動プログラム
は、Ｍブート・プログラムの制御下で前述のロード制御
ストア（ＬＣ８）によりマイクロコード制御ストア１２
に対し最終的にロードされるべき所要のマイクロコード
命令と同様に、実行のため主記憶装置１４にロードされ
る。
ＪＭＰ ろ７７明らかなように、プ
ート・プログラムの最初のステップは、単に、１１０イ
ンターフエース装置をリセットしてこれをＩ１０素子お
よび主プロセツサに関する情報の人出のための条件に置
くリセット・ステップである。次のステップは、始動ノ
くルスと、例えばシステム始動プログラム（ｒＭブード
」プログラム）を内部に格納したＩ１０素子を識別する
Ｉ１０素子コードを有効に供給し、前記始動プログラム
は、Ｍブート・プログラムの制御下で前述のロード制御
ストア（ＬＣ８）によりマイクロコード制御ストア１２
に対し最終的にロードされるべき所要のマイクロコード
命令と同様に、実行のため主記憶装置１４にロードされ
る。
主プロセツサは前記プート・プログラムを用℃１て前記
Ｍブート・プログラムを見出してこれを特定の識別され
たＩ１０素子から主記憶装置１４へ転送するが、前記Ｍ
ブート・プログラムがこのようにロードされるまで、プ
ート拳プログラムのｒＪＭＰｊステップはプロセッサが
他の機能を実施することを阻止する。一旦Ｍプート・プ
ログラムがメモリーにロードされると、これはプート・
プログラムのＪＭＰステップにオーツく−ライドしてＭ
ブート・プログラムの実行が開始する。
Ｍブート・プログラムを見出してこれを特定の識別され
たＩ１０素子から主記憶装置１４へ転送するが、前記Ｍ
ブート・プログラムがこのようにロードされるまで、プ
ート拳プログラムのｒＪＭＰｊステップはプロセッサが
他の機能を実施することを阻止する。一旦Ｍプート・プ
ログラムがメモリーにロードされると、これはプート・
プログラムのＪＭＰステップにオーツく−ライドしてＭ
ブート・プログラムの実行が開始する。
このＭプート・プログラムの機能は、マイクロコード制
御ストア１２にロードされるべき所要のマイクロコード
命令ファイルを見出すため識別されたＩ１０素子の記憶
装置ファイル構造を探索することである。このように、
Ｍプート・プログラムはユーザがロードされることを要
するある特定のマイクロコード・ファイルを識別するこ
とができるように構成されている。従って、Ｍブート・
プログラムの一部として、ユーザは名称例えば「マイク
ロコード」によって所要のファイルを識別しなければな
らない。
御ストア１２にロードされるべき所要のマイクロコード
命令ファイルを見出すため識別されたＩ１０素子の記憶
装置ファイル構造を探索することである。このように、
Ｍプート・プログラムはユーザがロードされることを要
するある特定のマイクロコード・ファイルを識別するこ
とができるように構成されている。従って、Ｍブート・
プログラムの一部として、ユーザは名称例えば「マイク
ロコード」によって所要のファイルを識別しなければな
らない。
一旦適当なマイクロコード・ファイルがＭブート・プロ
グラムにより識別されると、Ｍブート・プログラムが選
択されたＩ１０素子におけるファイルを見出し、選択さ
れたマイクロコード・ファイルの１．ｌＳＫワードまで
をこの素子から主記憶装置１４に対して転送する。
グラムにより識別されると、Ｍブート・プログラムが選
択されたＩ１０素子におけるファイルを見出し、選択さ
れたマイクロコード・ファイルの１．ｌＳＫワードまで
をこの素子から主記憶装置１４に対して転送する。
一旦Ｍプート・プログラムが選択されたマイクロコード
・ファイルの最初の部分を主記憶装置にロードすると、
この時「核」命令セットがＭプート・プログラムによっ
て使用されてＬＣ８命令を実行する。これは更に、制御
をＬ ’Ｃ’Ｓプログラムに転送し、このプログラムシ
ステムの制御プロセッサ（ＳＣＰ）１１により実行され
る。このような条件の下では、常時使用される主命令プ
ロセッサ（この段階では依然として作用においてＮ０Ｖ
Ａ８００ プロセッサとして作動する）が作動を停止さ
れ、ＳＣＰは本実施例においてはＲＡＭ装置１９に記憶
されるＬＣＳプログラムの実行によってシステムの作動
の制御を引継ぐ。
・ファイルの最初の部分を主記憶装置にロードすると、
この時「核」命令セットがＭプート・プログラムによっ
て使用されてＬＣ８命令を実行する。これは更に、制御
をＬ ’Ｃ’Ｓプログラムに転送し、このプログラムシ
ステムの制御プロセッサ（ＳＣＰ）１１により実行され
る。このような条件の下では、常時使用される主命令プ
ロセッサ（この段階では依然として作用においてＮ０Ｖ
Ａ８００ プロセッサとして作動する）が作動を停止さ
れ、ＳＣＰは本実施例においてはＲＡＭ装置１９に記憶
されるＬＣＳプログラムの実行によってシステムの作動
の制御を引継ぐ。
マイクロコード命令は、ＭＣフォーマットとして識別で
きる特に指定されるフォーマットで主セット装置に存在
する。このようなフォーマットは、本例においては、更
に別の付属書として本文に添付されるマイクロフィッシ
ュ形態で含まれるが、このようなマイクロフィッシュは
所定の規定により参考のため本文に引用される。このよ
うなマイクロフィッシュはｒＭＣフォーマット」なる名
称の下に識別される。マイクロコード命令はこの時主セ
ット装置から制御ストアに受入れられる形態への変換の
後で転送することができる。このように、例えば、マイ
クロコードの最初の部分は、最初から主セット装置にＭ
Ｃフォーマットでロードされた「核」マイクロコード命
令の１つのバージョンを保有する。このような最初の部
分は次に作動特性においては最初のバージョンと等しい
がＥｃｌｉｐｓｅ■ＭＶ／８０００全体の命令セットに
より一体に作動するための場所および内容の両方におい
て修正されたバージョンで制御ストアに対してロードさ
れなければならない。選択されたマイクロコード・ファ
イルの残りの部分は全体的な命令セットを形成するＭＶ
／８０００命令セツトの残りを保有する。
きる特に指定されるフォーマットで主セット装置に存在
する。このようなフォーマットは、本例においては、更
に別の付属書として本文に添付されるマイクロフィッシ
ュ形態で含まれるが、このようなマイクロフィッシュは
所定の規定により参考のため本文に引用される。このよ
うなマイクロフィッシュはｒＭＣフォーマット」なる名
称の下に識別される。マイクロコード命令はこの時主セ
ット装置から制御ストアに受入れられる形態への変換の
後で転送することができる。このように、例えば、マイ
クロコードの最初の部分は、最初から主セット装置にＭ
Ｃフォーマットでロードされた「核」マイクロコード命
令の１つのバージョンを保有する。このような最初の部
分は次に作動特性においては最初のバージョンと等しい
がＥｃｌｉｐｓｅ■ＭＶ／８０００全体の命令セットに
より一体に作動するための場所および内容の両方におい
て修正されたバージョンで制御ストアに対してロードさ
れなければならない。選択されたマイクロコード・ファ
イルの残りの部分は全体的な命令セットを形成するＭＶ
／８０００命令セツトの残りを保有する。
ＳＣＰによって実行されるＬＣＳプログラムと主記憶装
置におけるマイクロコードのＭＣフォーマットの解釈の
両方により、ＳＣＰは主記憶装置１４からの選択された
マイクロコード命令の最初の部分をマイクロコード制御
ストア１２にロードする。この時、ＳＣＰは、公知の検
査手法を用いてこのような最初の部分が適正なロードさ
れたことを検査する。次に、ＳＣＰはＬＣＳプログラム
を終了し、制御をＭＶ／８０００主プロセッサに戻し、
このプロセッサは依然としてＮ０ｖａ■８００プロセツ
サとして機能しかつ依然としてＭブー）−プログラムを
実行中であるが、Ｉ１０素子から主記憶装置に読込まれ
る別のマイクロコードが存在するかどうかを判定する。
置におけるマイクロコードのＭＣフォーマットの解釈の
両方により、ＳＣＰは主記憶装置１４からの選択された
マイクロコード命令の最初の部分をマイクロコード制御
ストア１２にロードする。この時、ＳＣＰは、公知の検
査手法を用いてこのような最初の部分が適正なロードさ
れたことを検査する。次に、ＳＣＰはＬＣＳプログラム
を終了し、制御をＭＶ／８０００主プロセッサに戻し、
このプロセッサは依然としてＮ０ｖａ■８００プロセツ
サとして機能しかつ依然としてＭブー）−プログラムを
実行中であるが、Ｉ１０素子から主記憶装置に読込まれ
る別のマイクロコードが存在するかどうかを判定する。
別のマイクロコードが制御ストアにロードされる場合は
、Ｍプート・プログラムは選択されたマイクロコード・
ファイルの次の部分を主記憶装置１４に読込んで後続の
ＬＣ８命令を発する。ＬＣ８命令の後の実行は、ＳＣＰ
により使用されたＬＣＳプログラムの同じステップをし
てマイクロコードの最初の部分をこの次の部分において
実施されるべき制御ストアにロードさせることになる。
、Ｍプート・プログラムは選択されたマイクロコード・
ファイルの次の部分を主記憶装置１４に読込んで後続の
ＬＣ８命令を発する。ＬＣ８命令の後の実行は、ＳＣＰ
により使用されたＬＣＳプログラムの同じステップをし
てマイクロコードの最初の部分をこの次の部分において
実施されるべき制御ストアにロードさせることになる。
この段階において、別のマイクロコードにおいてＩ１０
素子から読出してＬＣ８命令を実行するため使用される
「核ｊ命令記憶がＩ１０素子自体から得られるのである
。
素子から読出してＬＣ８命令を実行するため使用される
「核ｊ命令記憶がＩ１０素子自体から得られるのである
。
選択されたマイクロコード命令セットの全て部分が連続
的に転送された時、この選択されたマイクロコード命令
セットはマイクロコード制御ストア１２に完全にロード
されており、システムはこの時Ｅｃｌｉｐｓｅ■ＭＶ／
８０００プロセツサとして作動することができる。従っ
て、システムの正規のプロセッサはこの時Ｍブート・プ
ログラムを用いて、適当なＩ１０素子の場所から常に使
用可能なＩ１０制御装置インターフェース装置１５を介
して要求されるどんなオペレーティング・システムのソ
フトウェアでも主記憶装置１４に対してロードする。一
旦オペレーテイング・システムのソフトウェアがこのよ
うにロードされると、ユーザが本システム全体の必要と
されるどのような適用も可能となるようにＭプート・プ
ログラムが終了する。ＭＶ／８０００システムは既に当
業者には周知でありまた使用することができる（例えば
、前述の文献に開示されるように）ため、このようなシ
ステムにおける通常入手可能な構成要素の詳細なロジッ
ク図は不要である。従って、例えば前述のＲａ５ａｌａ
等の米国特許出願において例示的なロジック図が示さ
れている。本発明に関連して論述された別の構成要素に
ついては、システムの制御プロセッサ１１、ＥＰＲＯＭ
１７、ＰＲＯＭ１８およびＲＡＭ１９が第２図乃至第９
図に示されている。従って、システム制御プロセッサ１
１に関しては、中央演算処理装置および支持ロジックが
第２図に示され、内部の制御ロジックおよびバスの接続
は第６図に示され、タイミングおよびクロックの発生は
第７図に示され、パワー・アップ・ロジックは第１０図
に示されている。インターフェース・バス２０に対する
インターフェース・ロジックは第９図に示され、インタ
ーフェース・バス２１に対するインターフェース・ロジ
ックは第８図に示されている。ＲＡＭ装置は第６図に示
され、ＥＰＲＯＭ装置は第４図に、またＦＲＯＭ装置は
第５図に示されている。
的に転送された時、この選択されたマイクロコード命令
セットはマイクロコード制御ストア１２に完全にロード
されており、システムはこの時Ｅｃｌｉｐｓｅ■ＭＶ／
８０００プロセツサとして作動することができる。従っ
て、システムの正規のプロセッサはこの時Ｍブート・プ
ログラムを用いて、適当なＩ１０素子の場所から常に使
用可能なＩ１０制御装置インターフェース装置１５を介
して要求されるどんなオペレーティング・システムのソ
フトウェアでも主記憶装置１４に対してロードする。一
旦オペレーテイング・システムのソフトウェアがこのよ
うにロードされると、ユーザが本システム全体の必要と
されるどのような適用も可能となるようにＭプート・プ
ログラムが終了する。ＭＶ／８０００システムは既に当
業者には周知でありまた使用することができる（例えば
、前述の文献に開示されるように）ため、このようなシ
ステムにおける通常入手可能な構成要素の詳細なロジッ
ク図は不要である。従って、例えば前述のＲａ５ａｌａ
等の米国特許出願において例示的なロジック図が示さ
れている。本発明に関連して論述された別の構成要素に
ついては、システムの制御プロセッサ１１、ＥＰＲＯＭ
１７、ＰＲＯＭ１８およびＲＡＭ１９が第２図乃至第９
図に示されている。従って、システム制御プロセッサ１
１に関しては、中央演算処理装置および支持ロジックが
第２図に示され、内部の制御ロジックおよびバスの接続
は第６図に示され、タイミングおよびクロックの発生は
第７図に示され、パワー・アップ・ロジックは第１０図
に示されている。インターフェース・バス２０に対する
インターフェース・ロジックは第９図に示され、インタ
ーフェース・バス２１に対するインターフェース・ロジ
ックは第８図に示されている。ＲＡＭ装置は第６図に示
され、ＥＰＲＯＭ装置は第４図に、またＦＲＯＭ装置は
第５図に示されている。
主記憶装置からの制御ストアローディング用のＭプート
・プログラム（ＬＣ８ＬＤ）からの例示的なサブルーチ
ンは本文の付属書としてマイクロフィッシュの形態で本
文に添付されるが、このよ５ ナマイクロフィッシュは
所定の規定により参考のため本文に引用される。このよ
うなマイクロフィッシュは、名称１Ｍブート・プログラ
ムＬＣ８ＬＤサブルーチン」として識別される。更に、
例示的な「制御ストア・ロード」プログラム（ＬＣ８）
は、その内部で使用される適当なサブルーチンと共に、
同様にマイクロフィッシュ形態で本文の更に別の付属書
として所定の規定により参考のため本文に引用される。
・プログラム（ＬＣ８ＬＤ）からの例示的なサブルーチ
ンは本文の付属書としてマイクロフィッシュの形態で本
文に添付されるが、このよ５ ナマイクロフィッシュは
所定の規定により参考のため本文に引用される。このよ
うなマイクロフィッシュは、名称１Ｍブート・プログラ
ムＬＣ８ＬＤサブルーチン」として識別される。更に、
例示的な「制御ストア・ロード」プログラム（ＬＣ８）
は、その内部で使用される適当なサブルーチンと共に、
同様にマイクロフィッシュ形態で本文の更に別の付属書
として所定の規定により参考のため本文に引用される。
このようなマイクロフィッシュは、名称ｒＬｃｓプログ
ラムおよびその内部で使用されるサブルーチン」として
識別されるものである。
ラムおよびその内部で使用されるサブルーチン」として
識別されるものである。
第１図は本発明が実施されるデータ処理システムの関連
部分を示すブロック図、第２図および第２Ａ図は第１図
のシステム制御プロセッサ１１にオイて使用されるマイ
クロ・ツバ（ｍｉ ｃｒｏ −Ｎｏｖａ ）制御プロセ
ッサおよびこれを支持するロジックを示す更に詳細なロ
ジック図、第６図、第６Ａ図および第３１３図は第１図
のＲＡＭ装置１９を示す更に詳細なロジック図、第４図
は第１図のＥＰＲＯＭ装置１７を示ず更に詳細なロジッ
ク図、第５図は第１図のＦ ＲＯＭ装置１８の更に詳細
なロジック図、第６図、第６Ａ図、第６Ｂ図、第６Ｃ図
、および第６Ｄ図は第１図のシステム制御プロセッサ１
１において使用される内部制御ロジックおよび内部バス
接続を示す更に詳細なロジック図 第７図、第７Ａ図お
よび第７Ｂ図は第１図のシステム制御プロセッサ１１に
おいて使用されるタイミングおよびクロック発生ロジッ
クの更に詳細なロジック図、第８図、第８Ａ図、第８Ｂ
図および第８Ｃ図は主記憶装置１４をバス２１を介して
インターフェースするため第１図のシステム制御プロセ
ッサにおいて使用されるインターフェース・ロジックの
更に詳細なロジック図、第９図および第９Ａ図はマイク
ロ制御ストアをバス２ｏを介してインターフェースする
ためシステム制御プロセッサ１１において使用されるイ
ンターフェース・ロジックの更に詳細なロジック図、お
よび第１０図および第１０Ａ図は第１図のシステム制御
プロセッサの始動操作に用いられるパワー・アップ・ロ
ジックの更に詳細なロジック図である。 １０：マイクロシーケンサ装置 １１ニジステム制御プロセツサ １２：マイクロコード制御ストア １６：宿合プロセッサ装置 １４：主記憶装置 １５：Ｉ１０制御装置インターフェース装置１６：Ｉ１
０素子 １７ ： ＥＰＲＯＭ装置 １８：ＦＲＯＭ装置 １９ ： ＲＡＭ装置 ２０．２１：インターフェース・バス ２２：バ ス 特許出願人 データー・ゼネラル・コーポレーション
図面の浄書（内容に変更なし） ＦＩＧ、 １ ＩＧ２Ａ ＦＩＧ、４（２） ＦＩＧ ５ （１） ＦＩＧ、５（２） ＦＩＧ、６（１） ｐｎＥＴＲＩＧ＋阿旧 ＦＩＧ、６Ｂ（１３ ＦＩＧ、７Ｂ ＦＩＧ、８Ａ 第１頁の続き ０発 明 者 ロバート・ダブリュー・ビュージャンプ アメリカ合衆国マサチューセラ ツ州０１７５７ミルフオード・シャ ドープルツク・レイン１６ ０発 明 者 ハロルド・アール・キメンズアメリカ合
衆国マサチューセッ ツ州０１７４９ハドソン・チャーチ ・ストリート４９ ０発 明 者 デーピッド・ダブリュー・ベアード アメリカ合衆国マサチューセラ ツ州０１７５２マニルボロー・ポス ト・ロード１３８−８ ０発 明 者 マイケル・ジエイ・ロマンアメリカ合衆
国マサチューセッ ツ州０１５８１ウェストボロー・オ ールド・ナワーズ・ドライブ２０ ０発 明 者 デーピッド・ジー・シリアンアメリカ合
衆国ニューハンプシ ャー州０３０６２ナシュア・レスジ ー・レイン２９ ０発 明 者 ジョン・ジエイ・ドイルアメリカ合衆国
マサチューセッ ツ州０２０３８フランクリン・マシ アロン・ロード３５７ 手続補正書 昭和５８年１２月 ２日 特許庁長官 若杉相夫 殿 １、事件の表示 昭和５８年特許願第 １３６６９４号 ６、補正をする者 事件との関係 特許出願人 住所 名 称 データ・ゼネラル・ゴー４ｔ、−ジヨン４、
代理人 明細書の〔発明の詳細な説明〕の欄 ６、補正の内科 （１）明細書を次の通り補正する１、 １２４〜５ 構成する時 実行する時１２
８ 通常性格的 通常１１！１性的１２ ９
唯１セットの 削除１２ ９ 命令しか
命令の唯一の七パ／トロｉ １４ ８ いくつかの 声）ろルス １４ １ろ および素子コー 削除トゞ １５ 斗５ 小品名 商品名１７
Ｔ’Ｉ Ｎｏｖａ ｏ 米国登録商標Ｎ
ｏｖａ１８ １６ ため、また ためおよび１
８ １７ ため使用する ために使用する２１
Ｂ 単に、 削除２１ ９ リセ
ットして 削除２１ １０ ｔｆ￥報の人出
情報の転送る ２ ５ ’ｉ” ｉ 後の実行は、 後
続する実行は、２６８〜９ 全て部分が 全て
の部分が（２）明細書第２４貞第３ Ｔ−ｉ ＦＡ乃至
同頁筒８行目゛ｊ一本例においては、・・・・識別され
る。」を［一本例においては、マイクロフィッシュ形態
で含まれるが、このようなマイクロフィッシュは１ＭＣ
フォーマット」なる名称の下に識別される。」とヰｌｌ
ｉ 、Ｅする。 以 上 手続補正書（方式） １、事件の表示 ６、補正をする者 事件との関係 出 願 人 住所 ２−ａヲゝ／−ぞ工２１ン・ブ≠°ｋ””ｙｇ −／４
、代理人 ６補正の対象
部分を示すブロック図、第２図および第２Ａ図は第１図
のシステム制御プロセッサ１１にオイて使用されるマイ
クロ・ツバ（ｍｉ ｃｒｏ −Ｎｏｖａ ）制御プロセ
ッサおよびこれを支持するロジックを示す更に詳細なロ
ジック図、第６図、第６Ａ図および第３１３図は第１図
のＲＡＭ装置１９を示す更に詳細なロジック図、第４図
は第１図のＥＰＲＯＭ装置１７を示ず更に詳細なロジッ
ク図、第５図は第１図のＦ ＲＯＭ装置１８の更に詳細
なロジック図、第６図、第６Ａ図、第６Ｂ図、第６Ｃ図
、および第６Ｄ図は第１図のシステム制御プロセッサ１
１において使用される内部制御ロジックおよび内部バス
接続を示す更に詳細なロジック図 第７図、第７Ａ図お
よび第７Ｂ図は第１図のシステム制御プロセッサ１１に
おいて使用されるタイミングおよびクロック発生ロジッ
クの更に詳細なロジック図、第８図、第８Ａ図、第８Ｂ
図および第８Ｃ図は主記憶装置１４をバス２１を介して
インターフェースするため第１図のシステム制御プロセ
ッサにおいて使用されるインターフェース・ロジックの
更に詳細なロジック図、第９図および第９Ａ図はマイク
ロ制御ストアをバス２ｏを介してインターフェースする
ためシステム制御プロセッサ１１において使用されるイ
ンターフェース・ロジックの更に詳細なロジック図、お
よび第１０図および第１０Ａ図は第１図のシステム制御
プロセッサの始動操作に用いられるパワー・アップ・ロ
ジックの更に詳細なロジック図である。 １０：マイクロシーケンサ装置 １１ニジステム制御プロセツサ １２：マイクロコード制御ストア １６：宿合プロセッサ装置 １４：主記憶装置 １５：Ｉ１０制御装置インターフェース装置１６：Ｉ１
０素子 １７ ： ＥＰＲＯＭ装置 １８：ＦＲＯＭ装置 １９ ： ＲＡＭ装置 ２０．２１：インターフェース・バス ２２：バ ス 特許出願人 データー・ゼネラル・コーポレーション
図面の浄書（内容に変更なし） ＦＩＧ、 １ ＩＧ２Ａ ＦＩＧ、４（２） ＦＩＧ ５ （１） ＦＩＧ、５（２） ＦＩＧ、６（１） ｐｎＥＴＲＩＧ＋阿旧 ＦＩＧ、６Ｂ（１３ ＦＩＧ、７Ｂ ＦＩＧ、８Ａ 第１頁の続き ０発 明 者 ロバート・ダブリュー・ビュージャンプ アメリカ合衆国マサチューセラ ツ州０１７５７ミルフオード・シャ ドープルツク・レイン１６ ０発 明 者 ハロルド・アール・キメンズアメリカ合
衆国マサチューセッ ツ州０１７４９ハドソン・チャーチ ・ストリート４９ ０発 明 者 デーピッド・ダブリュー・ベアード アメリカ合衆国マサチューセラ ツ州０１７５２マニルボロー・ポス ト・ロード１３８−８ ０発 明 者 マイケル・ジエイ・ロマンアメリカ合衆
国マサチューセッ ツ州０１５８１ウェストボロー・オ ールド・ナワーズ・ドライブ２０ ０発 明 者 デーピッド・ジー・シリアンアメリカ合
衆国ニューハンプシ ャー州０３０６２ナシュア・レスジ ー・レイン２９ ０発 明 者 ジョン・ジエイ・ドイルアメリカ合衆国
マサチューセッ ツ州０２０３８フランクリン・マシ アロン・ロード３５７ 手続補正書 昭和５８年１２月 ２日 特許庁長官 若杉相夫 殿 １、事件の表示 昭和５８年特許願第 １３６６９４号 ６、補正をする者 事件との関係 特許出願人 住所 名 称 データ・ゼネラル・ゴー４ｔ、−ジヨン４、
代理人 明細書の〔発明の詳細な説明〕の欄 ６、補正の内科 （１）明細書を次の通り補正する１、 １２４〜５ 構成する時 実行する時１２
８ 通常性格的 通常１１！１性的１２ ９
唯１セットの 削除１２ ９ 命令しか
命令の唯一の七パ／トロｉ １４ ８ いくつかの 声）ろルス １４ １ろ および素子コー 削除トゞ １５ 斗５ 小品名 商品名１７
Ｔ’Ｉ Ｎｏｖａ ｏ 米国登録商標Ｎ
ｏｖａ１８ １６ ため、また ためおよび１
８ １７ ため使用する ために使用する２１
Ｂ 単に、 削除２１ ９ リセ
ットして 削除２１ １０ ｔｆ￥報の人出
情報の転送る ２ ５ ’ｉ” ｉ 後の実行は、 後
続する実行は、２６８〜９ 全て部分が 全て
の部分が（２）明細書第２４貞第３ Ｔ−ｉ ＦＡ乃至
同頁筒８行目゛ｊ一本例においては、・・・・識別され
る。」を［一本例においては、マイクロフィッシュ形態
で含まれるが、このようなマイクロフィッシュは１ＭＣ
フォーマット」なる名称の下に識別される。」とヰｌｌ
ｉ 、Ｅする。 以 上 手続補正書（方式） １、事件の表示 ６、補正をする者 事件との関係 出 願 人 住所 ２−ａヲゝ／−ぞ工２１ン・ブ≠°ｋ””ｙｇ −／４
、代理人 ６補正の対象
Claims (1)
- 【特許請求の範囲】 １ 主プロセツサと、主記憶装置と、マイクロコード制
御ストアと、データ処理システムと１つ以上の入出力素
子との間の通信を可能にする入出力インターフェース装
置とを含むデータ処理システムを始動する方法において
、 （ａ） 前記データ処理システムがＯＮに切換えられ
る時、マイクロコード制御ストアにおいて基本的命令セ
ットを記憶し、 （ｂ） 前記の基本的命令セットを用いて初期化プロ
グラムを実行し、該実行工程は、 （１）マイクロコード・ロード・プログラムと所要のマ
イクロコード・ファイルが記憶される選択された入出力
素子を識別し、 （２）前記マイクロコード−ロード・プログラムを前記
入出力素子から主記憶装置に転送する工程を含み、 （ｃ） 前記の基本的命令セットを用いて前記マイク
ロコード・ロード・プログラムを実行し、該実行工程は
、前記の所要のマイクロコード・ファイルを前記の制御
された入出力素子から前期主記憶装置を介して前記マイ
クロコード命令に対し転送する工程を含むことを特徴と
する方法。 ２、前記基本的命令セットと共に前期制御ストアに対し
て初期診断プログラムを記憶し、前期初期診断プログラ
ムを実行して前期データ処理システムの作動を検査する
工程を更に含むことを特徴とする特許請求の範囲第１項
記載の方ゐ６、前期データ処理システムが最初に前記の
基本的な命令セットを記憶する補助記憶装置を含み、前
記データ処理システムが最初に投入される時、前期工程
（ａ）が前期の基本的命令セットを前期補助記憶装置か
らこれを記憶するため前記制御ストアに対して自動的に
転送する工程を含むことを特徴とする特許請求の範囲第
１項または第２項に記載の方法。 ４．前記データ処理システムが更に補助プロセッサ装置
を含み、前期基本的命令セットノン転送工程は前記補助
プロセッサ装置の制御下で実施されることを特徴とする
特許請求の範囲第６項記載の方法。 ５、前記補助記憶装置が前記の初期診断プログラムを最
初に記憶し、前期データ処理システムが最初に投入され
る時、前記工程（ａ）が前記の初期診断プログラムを前
記補助記憶装置からこれを記憶するため前記制御ストア
に対して自動的に転送する工程を含むことを特徴とする
特許請求の範囲第４項記載の方法。 ６、前記初期化プログラムが最初に前記補助記憶装置に
記憶され、前期補助プロセッサ装置の制御下で前記初期
化プログラムを前記補助記憶装置から前記主記憶装置に
対して転送する工程を更に含むことを特徴とする特許請
求の範囲第４項記載の方法。 Ｚ 前記初期化プログラムの実行が前記補助プロセッサ
装置の制御下で実施され、入出力インターフェース装置
をリセットしてこれを１つ以上の入出力素子との通信状
態に置く工程を更に含むことを特徴とする特許請求の範
囲第６項記載の方法。 ８、前記補助プロセッサ装置による前記初期化プログラ
ムの実行が、前記マイクロコード・ロード・プログラム
に対する前記の識別され選択された入出力素子を探索し
て前記プログラムを内部に見出し、前記補助プロセッサ
装置による前記主記憶装置に対するその転送を可能にす
る工程を更に含むことを特徴とする特許請求の範囲第７
項記載の方法。 ９ 前記マイクロコード・ロード・プログラムの実行が
前記主プロセツサ装置により実施され、前記の識別され
選択された入出力素子を探索して所要のマイクロコード
・ファイルを内部に見出し、これから主記憶装置に対す
る転送を可能にする工程を含むことを特徴とする特許請
求の範囲第８項記載の方法。 １０、前記補助プロセッサ装置が前記マイクロコード・
ファイルを前記主記憶装置から前記制御ストアに対して
転送することを特徴とする特許請求の範囲第９項記載の
方法。 １１、前記主プロセツサ装置による前記マイクロコード
・ロード・プログラムの実行および前記補助プロセッサ
装置による前記の制御ストア・ロード・プログラムの実
行は、 前記マイクロコード・ファイルの制限された部分を前記
の選択された入出力素子から前記主記憶装置に対して順
次転送し、 前記マイクロコード・ファイルの前記の制限された部分
を前記主記憶装置から前記制御ストアに対して順次転送
する工程を含むことを特徴とする特許請求の範囲第１０
項記載の方法。 １２、前記マイクロコード・ファイルの前記の各々の制
限された部分が、その次の連続する制限された部分の転
送前に、前記入出力素子から前記主記憶装置に対し、ま
た前記主記憶装置から前記制御ストアに対して転送され
ることを特徴とする特許請求の範囲第１１項記載の方法
。 １３、前記補助記憶装置が更に制御ストア・ロード・プ
ログラムを含み、前記主プロセツサ装置は、前記の一連
のマイクロコード・ファイル部分を前記主記憶装置から
前記制御ストアに対して転送するため前記制御ストア・
ロード・プログラムを実行することを前記補助プロセッ
サ装置に要求することを特徴とする特許請求の範囲第１
２項記載の方法。 １４、前記データ処理システムにより同時に使用するこ
とができるもの以外のマイクロコード命令のローディン
グを阻止するため、前記基本的命令セットと共に、禁止
命令を前記制御ストアに記憶する工程を更に含むことを
特徴とする特許請求の範囲第１項記載の方法。 １５、前記マイクロコード・ロード・プログラムの実行
が、前記の選択されたマイクロコード・ファイルが前記
制御ストアにロードされた後オペレーティング・システ
ムのソフトウェアをロードする工程を更に含むことを特
徴とする特許請求の範囲第１項記載の方法。 １６９選択されたデータ処理操作を実施するため命令を
処理するプロセッサ装置と、情報を記憶する主記憶装置
と、 １つ以上のマイクロ命令を記憶するマイクロコード制御
ストアと、 １つ以上の入出力素子とデータ処理システムとの間の通
信を可能にする入出力インターフェースと、 基本的命令セットと初期化プログラムを記憶する装置と
を設け、 前記プロセッサ装置は、前記基本的命令セットを前記記
憶装置から前記マイクロコード制御ストアに対して転送
して前記プロセッサ装置が前記の基本的命令セットを使
用することを可能にしてプログラムした操作を実行する
装置を含み、前記初期化プログラムを前記主記憶装置に
対して転送する装置を設け、前記プロセッサ装置はこれ
により、選択されたマ讐ロ命令セットとマイクロコード
・ロード・プログラムを含む選択された入出力素子を識
別しかつ内部に保持された前記マイクロコード・ロード
中プログラムを前記主記憶装置に対して転送するため、
前記初期化プログラムを実行し、 前記プロセッサ装置は更に、前記の選択されたマイクロ
命令セットを前記の選択された入出力素子から前記マイ
クロコード制御ストアに対して転送するため前記のマイ
クロコード・ロード・プログラムを実行することを特徴
とするデータ処理システム。 １Ｚ前記記憶装置が更に初期診断プログラムを含み、前
記プロセッサ装置は前記初期診断プログラムを転送しか
つ該初期診断プログラムを実行して前記データ処理シス
テムの作動を検査する装置を含むことを特徴とする特許
請求の範囲第１６項記載のデータ処理システム。 １８、前記プロセッサ装置は、 主プロセツサ装置と補助プロセッサ装 置とを含み、 該主プロセツサ装置と補助プロセッサ装置は、前記デー
タ処理システムがＯＮに切換えられる時、前記の基本的
命令セットおよび前記初期化プログラムを前記記憶装置
から前記マイクロコード制御ストアおよび前−起生記憶
装置に対してそれぞれ自動的に転送することを特徴とす
る特許請求の範囲第１６項または第１７項に記載のデー
タ処理システム。 １９前記プロセツサ装置が、前記の選択された入出力素
子を識別しかつ前記マイクロコード・ロード・プログラ
ムを前記主記憶装置に対して転送するため前記基本的命
令セットを用いて前記初期化プログラムを実行すること
を特徴とする特許請求の範囲第１８項記載のデータ処理
システム。 ２０前記生プロセツサ装置が、前記入出力素子における
前記の選択されたマイクロ命令セットを見出しかつ該命
令の第１の部分を前記入出力素子から前記主記憶装置に
対して転送するため、前記基本的命令セットを用いて前
記マイクロコード・ロード・プログラムを実行し、 前記補助プロセッサ装置は、前記主プロセツサ装置の要
求と同時に、前記の選択されたマイクロ命令セットの前
記の第１の部分を前記主記憶装置から前記マイクロコー
ド制御ストアに対して転送することを特徴とする特許請
求の範囲第１９項記載のデータ処理システム。 ２１、前記記憶装置が制御ストア・ロード・プログラム
を含み、前記補助プロセッサ装置は、前記の選択された
マイクロ命令セットを前記主記憶装置から前記マイクロ
コード制御ストアに対して転送するため前記制御ストア
・ロード・プログラムを実行することを特徴とする特許
請求の範囲第２０項記載のデータ処理システム。 ２２、前記補助プロセッサ装置が前記の選択されたマイ
クロ命令セットを前記マイクロコード制御ストアに対し
てその連続するブロックにおいて転送することを特徴と
する特許請求の範囲第１６項記載のデータ処理システム
。 ２６、前記主プロセツサ装置が前記の選択されたマイク
ロ命令セットの連続する部分を前記入出力素子から前記
主記憶装置に対して転送し、前記補助プロセッサ装置が
前記の連続する部分を前記主記憶装置から前記マイクロ
コード制御ストアに対して転送し、連続する各部分は前
記入出力素子から前記主記憶装置に対して、次いで次の
連続する部分が転送される前に、前記マイクロコード制
御ストアに対して転送されることを特徴とする特許請求
の範囲第１８項記載のデータ処理システム。 ２４、前記記憶装置が制御ストア・ロード・プログラム
を保有し、前記補助プロセッサ装置（気前記の選択され
たマイクロ命令セットの前記第１の部分および前記の連
続する部分を前記主記憶装置から前記マイクロコード制
御ストアに対して転送するため前記制御ストア・ロード
・プログラムを実行することを特徴とする特許請求の範
囲第２３項記載のデータ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/402,052 US4654783A (en) | 1982-07-26 | 1982-07-26 | Unique process for loading a microcode control store in a data processing system |
| US402052 | 1989-08-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5998251A true JPS5998251A (ja) | 1984-06-06 |
| JPH0459651B2 JPH0459651B2 (ja) | 1992-09-22 |
Family
ID=23590319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58136694A Granted JPS5998251A (ja) | 1982-07-26 | 1983-07-26 | デ−タ処理システムにおけるマイクロコ−ド制御ストアのロ−デイング方法およびこれを実施するデ−タ処理システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4654783A (ja) |
| EP (1) | EP0100140B1 (ja) |
| JP (1) | JPS5998251A (ja) |
| CA (1) | CA1194604A (ja) |
| DE (1) | DE3373032D1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720812A (en) * | 1984-05-30 | 1988-01-19 | Racal-Milgo, Inc. | High speed program store with bootstrap |
| JPS6274189A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 情報媒体 |
| JPH06103460B2 (ja) * | 1985-11-19 | 1994-12-14 | ソニー株式会社 | プログラム転送方式 |
| FR2604544B1 (fr) * | 1986-09-26 | 1990-12-07 | Ricard Claude | Procedes pour programmer un taximetre electronique et taximetres electroniques correspondants |
| US4914576A (en) * | 1986-12-18 | 1990-04-03 | Bull Hn Information Systems Inc. | Apparatus and method of loading a control store memory of a central subsystem |
| DE3743639A1 (de) * | 1986-12-24 | 1988-07-07 | Mitsubishi Electric Corp | Ic-karte und system zur ueberpruefung ihrer funktionstuechtigkeit |
| GB2201816A (en) * | 1987-02-27 | 1988-09-07 | Mitac Inc | High speed digital processor |
| DE3856175T2 (de) * | 1987-06-05 | 1998-12-17 | Mitsubishi Denki K.K., Tokio/Tokyo | Digitales Signalverarbeitungssystem in dem ein Prozessor unter Kontrolle eines Hosts auf zwei Befehlsspeicher zugreift |
| JPH01118956A (ja) * | 1987-10-31 | 1989-05-11 | Sharp Corp | データ処理装置 |
| JPH01248256A (ja) * | 1988-03-30 | 1989-10-03 | Toshiba Corp | 入出力制御方式 |
| US5063496A (en) * | 1988-06-01 | 1991-11-05 | International Business Machines Corporation | Signaling attempted transfer to protected entry point bios routine |
| GB8901932D0 (en) * | 1989-01-28 | 1989-03-15 | Int Computers Ltd | Data processing system |
| FR2645989A1 (fr) * | 1989-04-17 | 1990-10-19 | Bull Sa | Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier |
| US5142680A (en) * | 1989-04-26 | 1992-08-25 | Sun Microsystems, Inc. | Method for loading an operating system through a network |
| US5210875A (en) * | 1989-08-25 | 1993-05-11 | International Business Machines Corporation | Initial bios load for a personal computer system |
| US5355489A (en) * | 1989-08-25 | 1994-10-11 | International Business Machines Corp. | Bios load for a personal computer system having a removable processor card |
| JP2868543B2 (ja) * | 1989-09-25 | 1999-03-10 | 三菱電機株式会社 | 計算機装置 |
| US5155844A (en) * | 1990-02-14 | 1992-10-13 | International Business Machines Corporation | Background memory test during system start up |
| US5557799A (en) * | 1990-03-22 | 1996-09-17 | International Business Machines | Computer determination of operating system or data |
| JP2708608B2 (ja) * | 1990-05-25 | 1998-02-04 | 富士通株式会社 | 仮想計算機のｉｐｌ処理方式 |
| EP0532643B1 (en) * | 1990-06-04 | 1998-12-23 | 3Com Corporation | Method for optimizing software for any one of a plurality of variant architectures |
| US5307497A (en) * | 1990-06-25 | 1994-04-26 | International Business Machines Corp. | Disk operating system loadable from read only memory using installable file system interface |
| JPH0792744B2 (ja) * | 1990-08-20 | 1995-10-09 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多重レベル適用業務ソフトウェアをデータ処理装置にインストールする方法。 |
| US6131159A (en) * | 1992-05-08 | 2000-10-10 | Paradyne Corporation | System for downloading programs |
| EP0576126A3 (en) * | 1992-06-22 | 1994-01-12 | International Business Machines Corporation | A method and apparatus for providing a modular ABIOS device support layer in a computer system |
| EP0592079A2 (en) * | 1992-09-20 | 1994-04-13 | Sun Microsystems, Inc. | Automated software installation and operating environment configuration on a computer system |
| US6357000B1 (en) * | 1993-01-29 | 2002-03-12 | Microsoft Corporation | Method and system for specified loading of an operating system |
| US6430685B1 (en) * | 1993-02-19 | 2002-08-06 | Apple Computer, Inc. | Method and apparatus for enabling a computer system |
| EP0622731A3 (en) * | 1993-04-26 | 1995-02-15 | Ibm | Boot architecture for micro-core based systems. |
| US5687371A (en) * | 1993-09-27 | 1997-11-11 | Intel Corporation | Selection from a plurality of bus operating speeds for a processor bus interface during processor reset |
| US5592616A (en) * | 1995-06-07 | 1997-01-07 | Dell Usa, Lp | Method for performing efficient memory testing on large memory arrays using test code executed from cache memory |
| GB2304209B (en) * | 1995-08-04 | 2000-03-01 | Motorola Ltd | Processor system and method of starting-up a processor system |
| US6421798B1 (en) | 1999-07-14 | 2002-07-16 | Computer Service Technology, Inc. | Chipset-based memory testing for hot-pluggable memory |
| US6687858B1 (en) * | 2000-05-16 | 2004-02-03 | Phillip M. Adams | Software-hardware welding system |
| JP4958201B2 (ja) * | 2001-03-30 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
| US7472207B2 (en) * | 2001-10-09 | 2008-12-30 | Aftg-Tg, L.L.C. | Optimized-incrementing, time-gap defect detection apparatus and method |
| US6691181B2 (en) * | 2001-10-09 | 2004-02-10 | Phillip M. Adams | Programmatic time-gap defect detection apparatus and method |
| US6842802B2 (en) * | 2001-11-30 | 2005-01-11 | Aftg-Tg, L.L.C. | Programmatic time-gap defect correction apparatus and method |
| US7003656B2 (en) * | 2002-06-13 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Automatic selection of firmware for a computer that allows a plurality of process types |
| US7206928B2 (en) * | 2003-06-03 | 2007-04-17 | Digi International Inc. | System boot method |
| CN103713920B (zh) * | 2011-06-20 | 2017-11-14 | 北京奇虎科技有限公司 | 便携设备操作系统启动保护方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5096153A (ja) * | 1973-12-21 | 1975-07-31 | ||
| JPS52155939A (en) * | 1976-06-21 | 1977-12-24 | Hitachi Ltd | Control system for micro program |
| JPS56152024A (en) * | 1980-04-28 | 1981-11-25 | Toshiba Corp | Automatic initial-program loading system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1940296C3 (de) * | 1969-08-07 | 1973-11-29 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung in elektronischen Datenverarbeitungsmaschinen zum Schutz des Steuerprogramms |
| US4098895A (en) * | 1975-09-30 | 1978-07-04 | Ciba-Geigy Corporation | Triazolylacetanilide compounds and microbicidal compositions |
| IT1052738B (it) * | 1975-12-24 | 1981-07-20 | Cselt Centro Studi Lab Telecom | Dispositivo per il caricamento automatico della memoria centrale di calcolatori elettronici |
| US4191996A (en) * | 1977-07-22 | 1980-03-04 | Chesley Gilman D | Self-configurable computer and memory system |
| US4276594A (en) * | 1978-01-27 | 1981-06-30 | Gould Inc. Modicon Division | Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same |
| US4334307A (en) * | 1979-12-28 | 1982-06-08 | Honeywell Information Systems Inc. | Data processing system with self testing and configuration mapping capability |
| US4414669A (en) * | 1981-07-23 | 1983-11-08 | General Electric Company | Self-testing pipeline processors |
-
1982
- 1982-07-26 US US06/402,052 patent/US4654783A/en not_active Expired - Fee Related
-
1983
- 1983-06-02 EP EP83303171A patent/EP0100140B1/en not_active Expired
- 1983-06-02 DE DE8383303171T patent/DE3373032D1/de not_active Expired
- 1983-07-25 CA CA000433134A patent/CA1194604A/en not_active Expired
- 1983-07-26 JP JP58136694A patent/JPS5998251A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5096153A (ja) * | 1973-12-21 | 1975-07-31 | ||
| JPS52155939A (en) * | 1976-06-21 | 1977-12-24 | Hitachi Ltd | Control system for micro program |
| JPS56152024A (en) * | 1980-04-28 | 1981-11-25 | Toshiba Corp | Automatic initial-program loading system |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1194604A (en) | 1985-10-01 |
| JPH0459651B2 (ja) | 1992-09-22 |
| EP0100140A2 (en) | 1984-02-08 |
| EP0100140B1 (en) | 1987-08-12 |
| EP0100140A3 (en) | 1984-07-18 |
| US4654783A (en) | 1987-03-31 |
| DE3373032D1 (en) | 1987-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654783A (en) | Unique process for loading a microcode control store in a data processing system | |
| US4635193A (en) | Data processor having selective breakpoint capability with minimal overhead | |
| US4080650A (en) | Facilitating return from an on-line debugging program to a target program breakpoint | |
| US4493035A (en) | Data processor version validation | |
| JPS59502159A (ja) | 仮想マシンデ−タプロセツサ | |
| JPS6341093B2 (ja) | ||
| JPH02232737A (ja) | パイプライン方式コンピューターシステムにおいてエラーを検出し訂正する方法及び装置 | |
| KR20070034523A (ko) | 애플리케이션의 재런칭시의 애플리케이션 상태 히스토리정보를 이용한 방법, 소프트웨어 및 장치 | |
| EP0127640A1 (en) | Virtual memory data processor | |
| WO2001057658A2 (en) | A system and method for altering an operating system start-up sequence prior to operating system loading | |
| JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
| JPS63228225A (ja) | ディジタルコンピュータシステム | |
| AU714669B2 (en) | Peripheral device control | |
| US20060053268A1 (en) | Storing bios in persistent system memory | |
| JP2552738B2 (ja) | データ処理装置 | |
| JP2533532B2 (ja) | オンラインテスト方式 | |
| EP0187146A1 (en) | Cache disable for a data processor | |
| JPS62245439A (ja) | シンボリツク処理システムおよび方法 | |
| JPS62163142A (ja) | コンピユ−タプログラムを修正するための装置 | |
| JPS60502230A (ja) | 先取り確認装置 | |
| JPS5837583B2 (ja) | 情報処理装置 | |
| JPH01241636A (ja) | データ処理システム | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| Neumann | Disk-based program swapping in 8080-based microcomputers | |
| JPS6146545A (ja) | 入出力命令制御方法 |