JPS5998598A - メモリ板積重ね用モジユ−ル - Google Patents

メモリ板積重ね用モジユ−ル

Info

Publication number
JPS5998598A
JPS5998598A JP58207666A JP20766683A JPS5998598A JP S5998598 A JPS5998598 A JP S5998598A JP 58207666 A JP58207666 A JP 58207666A JP 20766683 A JP20766683 A JP 20766683A JP S5998598 A JPS5998598 A JP S5998598A
Authority
JP
Japan
Prior art keywords
memory
stacking
board
memory board
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58207666A
Other languages
English (en)
Inventor
ブレント・ヘンリイ・ドイル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Control Data Corp
Original Assignee
Control Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Control Data Corp filed Critical Control Data Corp
Publication of JPS5998598A publication Critical patent/JPS5998598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Saccharide Compounds (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 背景 本発明は回路板の積重ね構造に関する。
回路板を積重ねるためのさまざまな装置が使用されてい
る。その例は米国特許第３．８３２．６０３号；第３，
９５８．１５５号；第３．９０４．９３４号；第３．４
５９．９９８号；第３．３４６．７７３号；第３．２７
８．８０６号；第３．２７０．２５１号及び第３．２４
３．６６１号に開示されている。
しかしながら使用者の特殊な要求に適合するように調整
でき且つ容易に拡張して使用者の変化する要求に適合で
きるようなメモリ板の積重ね用モジュールはどれにも開
示されていない。
要約 従って本発明は拡張して使用者の要求に適合させること
ができ且つ欠陥のあるメモリ板を容易に交換できるメモ
リ板の積重ね用モジュールからなっている。
メモリ板の積重ね体が開示されている。板は積重ね用接
点によりピギーバック構成で互いに背面に搭載せられて
おり母板により支持さ扛ている。
板は同様に配置されたメモリチップを有し、それは同じ
入出力導体機構により同様に配置された積重ね用接点に
接続されている。メモリ板の設計が実質的に同じである
ため、積重ね用接点の各列は共通とすることができる。
積重ね用接点のデータ入力は各板上の板選定回路に従っ
た一つの板のメモリチップに入力される。データが一つ
の板のみのメモリチップに入力されるのを保証するため
に。
各板上の板選定回路は互いに幾分異っている。板選定回
路のこの違いの他は、積重ね体のメモリ板は同じであり
各々がメモリユニットを構成するということができる。
板は互いに取外し可能に取り付けられ、本発明に従って
メモリユニット数従って積重ね体のメモリ毬量は所望に
より変えることができる。
従って改良型メモリモジュールを提供することが本発明
の目的である。
容易に拡張可能なメモリモジュールを提供することも本
発明の目的である。
板が同一メモリユニットヲ有し且つ容易に付加もしくは
取外してメモリ容ｔｅ変えることのできるメモリ板積重
ね用モジュールを提供することも本発明の目的である。
板を容易に交換可能なメモリ板の積重ね用モジュールを
提供することも本発明の目的である。
本発明のこれら及び他の目的、利点及び新しい特徴は添
付図に関する本発明の以下の詳細説明から明白となるで
あろう。
実施例の説明 本発明のメモリ板積重ね用モジュール１は母板１０によ
り支持されている。積重ね用モジュールすなわちメモリ
モジュール１は第１メモリ板２０゜第２メモリ板４０．
第３メモリ板６０及び第４メモリ板８０を有し第１図に
示すようにそれら全てがピギーバック（背面搭載）構成
とされている。
板２０，４０，６０．８０は実質的に同じであり最初板
２０について説明する。第１メモリ板２０には複数個の
メモリチップ２２が搭載されている。′Ｍ２２０は矩形
であり第１の縁領域２４及びそれと反対側の第２の縁領
域２６を有している。
第１の縁領域２４は１列もしくは数列２８の積重ね用接
点３２ａを含んでいる。同様に第２の縁領域２６は図示
するように１列もしくは数列３０の積重ね用接点３２ａ
ｆｆｉ含んでいる。
第２図は積重ね用接点３２ａの構成を良く示している。
容積室ね用接点３２ａはメモリ板２０内に固定された雌
ソケツト端３４ａ及びその反対側の雄端３６ａ’に有し
ている。各雄端３６ａは母板１０の適切なソケットすな
わちめっき開口１２内に取外し可能に固定されている。
ソケット端３４ａは（図示せぬ）入出力導体機構により
メモリチップ２２の（図示せぬ）ビンに直接もしくは板
上の桶の回路を介して電気的に接続されている。この入
出力機構は各板に対して同じである。従って接点３２ａ
は入出力ビンを有しそれは板２０のメモリチップ２２を
母板１０の（図示せぬ）回路に電気的に相互接続する。
本発明の利点は第２の実質的に同じメモリ板４０をメモ
リ板２０の頂部に積重ねすなわち背面に載せてモジュー
ル１のメモリ容量を拡張できることである。
実質的に同じ第２のメモリ板４０には同様に配置された
メモリチツｆ２２が搭載されており、それは（図示せぬ
）同じ入出力機構により積重ね用接点３２ｈに接続され
ている。メモリ板４０は第１の縁領域４４及びそれと反
対側の第２０緑領域４６を有している。−列もしくは数
列４８の積重ね用接点３２ｈが縁領域４４に沿って配置
されている。同様に一列もしくは数列５０の積重ね用接
点３２ｈが縁領域４６に沼って配置されている。
第２図において各積重ね用接点３２ｂは板４０内に固定
された雌ソケツト端３４ｈ及びその反対側の雄端３６ｈ
を有している。各端３６ｈは第１のメモリ板２０の対応
する積重ね用接点３２ａの雌ソケット端り４ａ内に取外
し可能に固定されている。板４０のテップ２２が板２０
に対するものと同じ入出力回路機構により積重ね用接点
３２ｂに電気的に相互接続され且つ各接点３２ｈが板２
０の対応する積重ね用接点３２ａに電気的に相互接続さ
れているため、第２のメモリ板４０のメモリテップ２２
は接点３２ａ、３２ｈを介して板１００回路と電気的に
相互接続されている。
前記したように実質的に同じ第３のメモリ板６０が同様
に槓重ね用接点３２　ｃ４Ｃｊり板４０の背面に搭載さ
れている。同様に実質的に同じ第４のメモリ１ｆｆｉ８
０がスタック接点３２ｄにより第６のメモリ板６０の背
面に搭載されている。
メモリ板２０，４０．６０及び８０は同じチップ２２配
列を有し且つチップ２２を夫々積重ね用接点３２ａ−３
２４に接続する同じ入出力導体機構を有する点において
６実質的に同じ”であると述べた。さらに積重ね用接点
３２ａ−３２ｄは全て同じパターンで板２０．４０，６
０．８０上に配置されて積重ね可能とされている。メモ
リ板２０．４０．６０及び８０間の構成がこのように同
じであるにもかかわらず、各板２０．４０゜６０．８０
は幾分異った板選定回路を含み入力デ−タを意図する一
つのメモリ板のみに入力できるため１実質的に同じ”と
呼ばれる。
第３図は各板２０．４０，６０．８０上に設けられた板
選定回路９０を示す。回路９０は産業標準７４Ｆ１３９
．ＴＴＬ２−４デコーダ、チップ９２を有し、それは２
人力９４．９６及び４出力９８．１００，１０２及び１
０４を有している。
モジュール１に入力される各データ群は２ビツトの板選
定デジタルデータを含んでいる。これら２ビツトの各々
が接点３２ａ１３２ｈ１３２ＣＩ３２６の指定列を上部
に移動し各板上のチップ９２に入力される。次にチップ
９２は入力９４゜９６を介して入力される信号をデコー
ドしてどの出力９８，１００，１０２，１０４を使用可
能とするかを決定する。例えば０″を低レベル信号の表
示に使用し“１”を高レベル信号の表示に使用する場合
、”ｏ、ｏ″の入力は出力９８を使用可能とし、“０，
１”は出力１００を使用可能とし、”１．０”は出力１
０２′ｔｌ−使用可能とし。
”１．１”は出力１０４を使用可能とする。各板１ ２０．４０．６０もしくは８０上において出力９８．１
００．１０２もしくは１０４の一つのみが板導体機構に
電気的に接続され、残りの出力は開放される。こうして
板２０上において出力９８が電気的に接続され出力１０
０，１０２及び１０４が開放され；板４０上では出力１
００のみが接続され出力９８，１０２及び１０４が開放
され；板６０上では出力１０２のみが接続され出力９８
゜１００及び１０４が開放され；板８０上では出力１０
４のみが接続され出力９８，１００及び１０２が開放さ
れる。第３図に点線１１０で出力１０４から板８０の導
体機構１１２に接続されたジャンパからなる板８０の電
気的接続を示す。
従って一群のデータを板８０のメモリチップ２２に入力
する場合、９４．９６に入力される板選定２ビットは１
，１”となる。入力”１．１”に応答して各板上のテツ
ーン９２が出力１０４を使用可能とする。しかしながら
出力１０４が板２０゜４０及び６０上で開路され、板８
０上でのみ電気的に接続されているため、データは板８
０のみの２ メモリチップに入力される。こうして一群のデータが積
重ね用接点列３２ａｅ３２ｈ＊３２ｃ及び３２ｄを介し
てモジュール１に入力されると、データは各板２０，４
０．６０．８０に到達するが、データ群の鈑選定２ビッ
トにより決定される一つの板のみのメモリチップ２２に
入力される。
本発明の基本構造について説明してきたが、メモリモジ
ュール組立体としてのその利点が理解できるであろう。
第１に板２０．４０．６０．８０はメモリチップ配列が
同じであり各々が同じメモリ容量を有している。従って
各板２０．４０゜６０．８０’ｔメモリユニツトとみな
すことができる。さらに板は互いに取外し可能に固定さ
れている。従ってモジュール１のメモリ容量を拡張すな
わち変えるために、メモリ板をモジュール１に付加した
り取外すことができる。労力と出費を最少限にしてメモ
リモジュールの容量を使用者の要求に合せて調整し且つ
使用者の要求の変化に応じて拡張できる点においてこの
特徴は特に有利である。
さらに一つの板２０．４０，６０．８０に欠陥がある場
合でも、容易に取外して導体機構から適切な出力９８，
１００，１０２もしくは１０４に接続されたジャンパー
により同じ板と交換することができる。
本発明の実施例について開示してきたが、その教示する
ところにより多くの修正及び照合が可能である。従って
本発明は特許請求の範囲によってのみ制約される。
【図面の簡単な説明】
第１図は本発明のメモリ積重ね用モジュールの部分分解
図、第２図は本発明の積重ね用接点を示す断面図、第３
図は本発明の板選定回路を示す斜視図である。 符号の説明 １・・・メモリモジュール １０・・・母材 ２０．４０，６０．８０・・・メモリ板２２・・・メモ
リチップ ２４．２６．４４．４６・・・縁領域 ３２ａ、３２ｈ、３２’ｃ、３：２ｄ・・・積重ね用接
点３４ａ　、３４ｈ・・・雌ソケツト端 ３６ａ、３６ｈ・・・雄端 ９０・・・板選定回路 代理人　浅　村　　　皓 ５

Claims (1)

  1. 【特許請求の範囲】 （１）母板回路と電気的に接続された複数個の入出力雌
    ソケットヲ有する母板と。 入出力導体機構により第１列の入出力積重ね用接点に接
    続されたメモリチップを搭載した第１のメモリ板であっ
    て、前記積重ね用接点の谷には前記第１のメモリ板肉に
    支持された雌ソケツト端及びその反対側に雄端を有し、
    前記積重ね用接点の前記雄端は前記母板の前記の雌ソケ
    ットの一つに取外し可能に受は止められている前記第１
    のメモリ板と、 入出力１体機構により第１列の入出力積ｌね用接点に接
    続されたメモリチツｆを搭載した第２のメモリ板であっ
    て、前記積重ね用接点の谷には前記第２のメモリ板肉に
    支持された雌ソケツト端及びその反対側に雄端を有し、
    前記第２のメモリ板の前記積重ね用接点の前記各雄端は
    前記第１のメモリ板の前記積重ね用接点の前記雌ソケツ
    ト端の一つに取外し可能に受は止められている前記第２
    のメモリ板と。 を含み前記積重ね用接点は前記第１のメモリ板の前記メ
    モリチップ及び前記第２のメモリ板の前記メモリチップ
    を前記母板の前記回路に電気的に接続するメモリ板積重
    ね用モジュール。 （２、特許請求の範囲第１項記載のモジュールにおいて
    、前記第１のメモリ板は矩形であり第１の縁領域とその
    反対側の第２の縁領域とを有し、前記第１列の積重ね用
    接点は前記第１の縁領域に沿って配置されており、第２
    列の積重ね用接点が前記第２の縁領域に沿って配置され
    ており、前記第２列の積重ね用接点は前記入出力機構に
    より前記テップに電気的に接続されており、前記第２の
    メモリ板は矩形であり第１の縁領域及びそれと反対側の
    第２の縁領域を有し、前記第１列の積重ね用接点は前記
    第２のメモリ板の前記第１の縁領域に沿って配置されて
    おり、第２列の積重ね用接点が前記第２のメモリ板の前
    記第２の縁領域に沿って配置されており、前記第２列の
    積重ね用接点は前記入出力機構により前記第２のメモリ
    板の前記メモリチップに電気的に接続されており、前記
    第２のメモリ板の前記第２列の積重ね用接点の前記雄端
    のｑ！ｒｋは前記第１のメモリ板の前記第２列の積重ね
    用接点の前記雌ソケツト端の一つに取外し可能に受は止
    められているメモリ板積重ね用モジュール。 （３）特許請求の範囲第２項記載のモジュールにおいて
    、前記第１のメモリ板及び前記第２のメモリ板は前記テ
    ップを前記積重ね用接点に接続する実質的に同じ入出力
    導体機構を有するメモリ板積重ね用モジュール。 （４）特許請求の範囲第６項記載のモジュールにおいて
    、前記第１のメモリ板及び前記第２のメモリ板は実質的
    に同じであるメモリ板積重ね用モジュール。 （５）特許請求の範囲第４項記載のモジュールにおいて
    、さらに前記第１及び第２のメモリ板上に設けられ前記
    第１もしくは前記第２のメモリ板に選択的にデータを入
    力する装置を有するメモリ板積重ね用モジュール。 １６１　　特許請求の範囲第５項記載のモジュールにお
    いて、前記第１及び第２のメモリ板は前記選択入力デー
    タ装置を除いて同じであるメモリ板積重ね用モジュール
    。 （７）　　特許請求の範囲第５項記載のモジュールにお
    いて、前記第１のメモリ板及び前記第２のメモリ板はメ
    モリ容量を有するメモリモジュールを有し。 前記メモリモジュール及び前記メモリ容量は第３のメモ
    リ板を前記第２のメモリ板にピギーバック構成として動
    作的に固定することにより拡張することができ、前記第
    ３のメモリ板は第１及び第２０縁領域及び夫々前記第１
    及び第２の縁領域ＩＩＣＧって配置された第１及び第２
    列の積重ね用接点を有し、前記第６のメモリ板の前記第
    １及び第２列の積重ね用接点の前記雄端は前記第２のメ
    モリ板の夫々前記第１及び第２列の積重ね用接点の前記
    雌ソケツト端内に取外し可能に受は止められており、前
    記第３のメモリ板は前記第１及び第２のメモリ板と実質
    的に同じであるメモリ板積重ね用モジュール。
JP58207666A 1982-11-08 1983-11-07 メモリ板積重ね用モジユ−ル Pending JPS5998598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43967882A 1982-11-08 1982-11-08
US439678 1982-11-08

Publications (1)

Publication Number Publication Date
JPS5998598A true JPS5998598A (ja) 1984-06-06

Family

ID=23745697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58207666A Pending JPS5998598A (ja) 1982-11-08 1983-11-07 メモリ板積重ね用モジユ−ル

Country Status (5)

Country Link
JP (1) JPS5998598A (ja)
AU (1) AU2002583A (ja)
DE (1) DE3336439A1 (ja)
FR (1) FR2535931A1 (ja)
GB (1) GB2130025A (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59230741A (ja) * 1983-06-15 1984-12-25 株式会社日立製作所 形状記憶複合材料
GB8329354D0 (en) * 1983-11-03 1983-12-07 Bradley J Unattached male/multi-female electronics connective system
FR2580136B1 (ja) * 1985-04-05 1988-10-14 Radiotechnique Compelec
JPS63502866A (ja) * 1986-03-25 1988-10-20 ダウティ　エレクトロニック　コンポ−ネンツ　リミティド 電気回路の相互接続システム
US4813014A (en) * 1986-04-14 1989-03-14 Phi Technologies, Inc. Digital audio memory system
DE3640072A1 (de) * 1986-11-24 1988-06-01 Rolf Tiedeken Elektronisches datenspeicherorgan, welches eine anzahl von statischen ram-chips aufweist
DE3826460A1 (de) * 1988-08-04 1990-02-08 Juergen Dipl Ing Pickenhan Kompakte modulare leiterplatteneinheit
FR2640824B1 (fr) * 1988-12-16 1992-09-04 Thomson Brandt Armements Procede pour assembler et interconnecter des cartes electroniques
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
JPH03145186A (ja) * 1989-10-30 1991-06-20 Mitsubishi Electric Corp 半導体モジュール
DE9013456U1 (de) * 1990-09-24 1992-02-27 Stadler, Alfons, 8000 München Leiterplatine mit Verbindungselementen für eine Steckverbindung
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
AU4857493A (en) * 1992-09-16 1994-04-12 James E. Clayton A thin multichip module
GB9410208D0 (en) * 1994-05-21 1994-07-06 Simpson Gareth D Memory module
DE4423567C2 (de) * 1994-07-05 1998-09-03 Siemens Ag Modulkarte
US5583749A (en) * 1994-11-30 1996-12-10 Altera Corporation Baseboard and daughtercard apparatus for reconfigurable computing systems
EP1235471A1 (en) * 2001-02-27 2002-08-28 STMicroelectronics Limited A stackable module
EP1333443A1 (en) * 2002-01-31 2003-08-06 Infineon Technologies AG Memory system
DE202004002891U1 (de) 2004-02-25 2005-07-07 Mts Sensor Technologie Gmbh & Co. Kg Magnetostriktiver Streckensensor
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7599211B2 (en) 2007-04-10 2009-10-06 Infineon Technologies Ag Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
CN105485117B (zh) * 2016-01-26 2018-06-01 上海磊跃自动化设备有限公司 一种可首尾串接的连接件
DE102023001587A1 (de) * 2023-04-23 2024-10-24 Peter Schwarz Stabelstecker

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB822623A (en) * 1955-09-27 1959-10-28 Mallory & Co Inc P R Electric circuit assembly
US3459998A (en) * 1967-08-15 1969-08-05 Bell Telephone Labor Inc Modular circuit assembly
FR2186804B3 (ja) * 1972-05-29 1975-08-08 Rodier Philippe
US3958155A (en) * 1972-06-21 1976-05-18 International Business Machines Corporation Packaged magnetic domain device having integral bias and switching magnetic field means
GB1545970A (en) * 1977-12-09 1979-05-16 Ferranti Ltd Printed circuit assemblies
IT8021663V0 (it) * 1980-04-29 1980-04-29 Italtel Spa Struttura meccanica per un complesso di memoria a nuclei di tipo modulare

Also Published As

Publication number Publication date
GB8326117D0 (en) 1983-11-02
DE3336439A1 (de) 1984-05-10
FR2535931A1 (fr) 1984-05-11
AU2002583A (en) 1984-05-17
GB2130025A (en) 1984-05-23

Similar Documents

Publication Publication Date Title
GB2130025A (en) Memory board stacking module
US4891789A (en) Surface mounted multilayer memory printed circuit board
US4472765A (en) Circuit structure
US7072201B2 (en) Memory module
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
CN100477207C (zh) 具有三维载体安装集成电路封装阵列的电子模块
US6908792B2 (en) Chip stack with differing chip package types
US20020089831A1 (en) Module with one side stacked memory
US20080079132A1 (en) Inverted CSP Stacking System and Method
JPS5961996A (ja) 回路を有する第１回路板を回路を有する第２回路板へ相互結合するための組立体
US5200917A (en) Stacked printed circuit board device
JPS60254762A (ja) 半導体素子のパツケ−ジ
HK102794A (en) Three-dimensional circuit modules
US2816253A (en) Electronic module structure
US4814857A (en) Circuit module with separate signal and power connectors
US3927925A (en) Connector assembly
JP2000208186A (ja) マルチインラインメモリモジュ―ル及びそれと結合される電子部品ソケット
US20090268422A1 (en) Scalable electronic package assembly for memory devices and other terminated bus structures
JP2002198108A (ja) 複数回線グリッドコネクタ
US20030220007A1 (en) Electrical connector with distortion-resistant cover
JPH023559B2 (ja)
JPH04261057A (ja) メモリモジュール
JPS63106984A (ja) メモリカ−トリツジ
CN119865969A (zh) 电路板系统
JPH04355192A (ja) Ｉｃカード