JPS60100193A - 表示体駆動方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は表示体を駆動する駆動方式に関し、とくに表示
体駆動信号を得る表示体駆動回路に関するものでめる。

近年の電子式卓上計算機の技術進歩には著しいものが見
られ％特に絶縁ゲート型電界効果トランジスタの相補回
路構成（以下ＣＭＯ８と略称する）による大規模集積回
路（以下ＬＳＩと称す）と液晶表示体の組合せによる低
ｍａｔ力化の技術はその顕著な一例で必る。液晶表示体
の駆動方式も種々の検討がなされているが計Ｉ！４．ｔ
Ｍ＆　’？？におっては表示する文字の桁数が多いもの
では表示体のセグメントを時間分割して順次表示＠号を
印加するダイナミ、り駆動方式が採用ちれているのは周
知の通シである。

液晶表示の場合応答時１１ｆＪが発光ダイオード等に比
べて非？Ｇに遅い為ダイナミ、りＷｂ　ＷＢの時間分割
を１７２ないし１７４程度にして表示期間のデユーチー
サイクルを大きくしているｏ＃Ｌ在もつとも多く用いら
れている１／３デユーチーサイクルによる駆動回路の１
例を第１図によシ説明する。デコーダ１は演算回路から
の出力音表示体のセグメント駆動信号に変換するもので
あシＡ、１１．Ｃ，Ｄ、Ｈ，Ｆ。

Ｇ、Ｄｒは表示体の各セグメントに対応してデコードさ
れた出力である。液晶表示体２の字形の各セグメントｌ
ａ、ｌｂ、ＩＣ，ｌｄ、ｌｅ、Ｉｆ、Ｉｇ、ｌｄｐはそ
れらの表夷面に設けられて対向する′電極間に電圧を印
加することによ勺表示する。セグメントＩｆ。

ｌａ、ｌｂの６裏面電極は電極ｈ□に共通に点線の如く
接続され、同様にセグメンｌ’ｌｅ＋１ｇ＋１’の４／
１裏面−１極は電極ｈｌｆｆｉに、七グメン）ｌｄ、１
ｄｐＬ０ｖ兵面電極は電極ｈ０に共通にそれぞれ点線で
示す如く接続されている。′またセグメント１ｆ、１ｅ
の表面ＩＬ４Ａ＜は電極８ＩＩＶＣ３１ｚ続され、同様
にセグメ／）　１ａ、ｉｇ、ｔｄの表面電極はｔ極ｓｔ
！に、セグメントｌｂ、Ｉｃ、ｌｄｐの表面電極は′酊
極Ｓ１．に接続されている。反転回路３は液晶表示体２
の各セグメントに印加する電圧の極性を一定周期で交互
に切換えて交流駆動する為の回路である。ノリ、プフロ
ップＦ’ｉ、、Ｆ□、Ｆ１゜はｔ極Ｓ１１　ｒ　Ｓ１１
　＊　Ｓ１８に供給する表示情報を記憶するためのもの
でおる。第２図の回路において液晶表示体２に必要な字
形を表示する為各共通１１Ｃ＆ｈ、ｅｈ１１＋ｈ１３に
順次選択信号を与え、各セグメントを１／３のデユーチ
ーサイクルで表示させる。デコーダー１の出力は各電極
り、□、ｈ□、ｈ１．のそれぞれの選択信号に同期した
デコーダー出力切換信号ｆｉ’ｌｌ　＊　ｈ　？ｔ　Ｔ
ｈ′１８によって電極ｈ１１選択時にはセグメン）Ｉｆ
、ｌａ。

１ｂに対応したデコーダ１の出力Ｆ、Ａ、Ｂが切替信号
によってオンするスイッチ回路ＴＦ、ＴＡ、ＴＢによっ
て選択され、各々ノリ、プフロップＦ□。

Ｆａｔ　、Ｆｌｌ　Ｋ記憶される。同様に電極ｈ□選択
時にはセグメント１ｅ＋１ｇ＊ＩＣに対応するデコード
出力ｇ、Ｇ、ｃがそれぞれ７リツプフロ、グ”Ｉｔ〜Ｆ
□に、ｈ１１選択時にはセグメン）１ｄ、１ｄｐに対応
するデコード出力り、ｌ）Ｐが各々７す、グア０ツグに
それぞれ記憶される。フリ、グフロッグ？、１．ｐ□。

Ｆ工の出力は反転回路３により周期的に極性を反転する
駆動信号に変換された後液晶電極Ｓ１１１　ＳＩＩ　＃
Ｓ１．に供給される。第１図では簡単にする為１桁分の
表示についてのみ説明しているが、表示される文字の桁
数に応じて１桁につき３個の７リツプフロ、グを設は各
桁に応じた表示データーを順次デコーダー１に供給し、
各々の桁のデコード出力を各桁に対応する７す、グア０
．グに順次記憶する。

この方式の場合には１桁につき３個のフリ、グア０ツグ
ですむ為＆勤回路は比較的簡単でめるが、常に各桁のデ
ータをデコーダー１に供給し続ける必要がある。デコー
ダー１に各桁のデーターを順次供給し続ける為、演算処
理回路は常に動作し続ける。データーの移動が電力消費
の大部分を占める０ＭＯ８では常にデーターをデコーダ
に供給するφは消費電力低減の大きな障害となっている
。

このため最近の技術では演算処理回路の記憶回路として
ランダムアクセスメモリ（以下几ＡＭと略記）を用い演
算処理後の表示期間中はデーターの移動を最小限にとど
め、演算処理回路も表示中はほとんど動作させず極端に
消費電力を小路＜シた表示体駆動回路も丁でに使用され
ている◇第２図はかかる駆動回路の一例を示すものであ
る０テコーダ−１１は信号入力をセグメント駆動信号に
変換するものであ凱第１図に示したデコーダー１と同機
能のものでおる。液晶表示体１２は各セグメント２８〜
２ｇ、２ｄｐを含み、セグメン）２ｆ。

２ａ、２ｂの夷面Ｉ！極が電極ｈ□に共通に接続δれ、
セグメント２ｅｅ２ｇ＋２０の裏面電極が電極ｂｔｔに
共通に接続され、セグメント２ｄ１２ｄｐのＭｌｉｌｌ
電極が電極ｈｔｌに共通に接続されている。電極８１１
にはセグメン）２ｆ、２ｅの表面電極が、　８．、には
セグメン）２ａ、２ｇ、２Ｃの表面電極が、Ｓｌ、には
セグメン）２ｂ、２ｃ、２ｄｐの表面電極が各々接続さ
れている。

反転回路１３は表示体２を交流的に駆動する為の駆動信
号の極性反転を行なうものであシ、切換回路１７は電極
ｈ１１　＃　ｈｆｌ　ｅ　ｈＩＩの駆動信号にそれぞれ
同期した選択信号ｈ′□＋　”９１１　”。によってフ
リップ７０、プＦｆ、Ｆｅ、Ｆａ、Ｆｇ、Ｆｄ、Ｆｂ、
Ｆｃ、Ｆｄｐの出力を切換る機能を有し、複数スイッチ
回路ＴＡ〜ＴＧｅＴｄｐによシ構成されている。この回
路では信号をデコーダ１１によって各セグメンＨＱ号に
変換しその変換された信号のすべてを一旦ノリ、グフロ
、プに記憶する。フリップフロップＦｆにはセグメント
２ｆの表示信号が記憶され同様に７リツグフロ、プＦｅ
にはセグメント２ｅ１　フリップフロ、プＦａにはセグ
メント２１１．フリップフロップＦｇにはセグメント２
ｇｍ　フリップ７０ツブＦｂにはセグメント２ｂ、７リ
ツプフロツプＦｂにはセグメント２ｂｓ　フリ、プノロ
、プＦｃにはセグメント２ｃ。

ノリ、プフロップＦｄｐにはセグメント２ｄｐの表示信
号がそれぞれ記憶される０このように一部クリップ７０
ッグにすべての表示信号を記憶した後裏向電極の躯動伯
号ｈ２１　＃　ｈｆｉ　ｅ　ｈｌｍと同期した選択信号
ｈｓｔｔｈ′□＊　”ｍｓによって表示に必要なセグメ
ントに対応するクリップフロップの出力全選択し、反転
回路１３によって周期的に極性反転しながら電極Ｓｔ＠
　＋　８１１　＋　Ｓ工を駆動する。己の方式では多ら
かしめすべての表示データーをフリップフロラフ°内で
記憶してしまう為、各相の表示信号を１度デコーダー１
１に入力すればその後デコーダーに信号を供給し続ける
必要はないＯこのことからｙｌＬ算処理回路は表示中ま
ったく動作さゼる必要がなく、データー保持にクロ、夕
を必要としないスタテック几ＡＭを演算記憶回路として
用いている回路では表示中の消費電力が截μＷという超
低電力消費の表示駆動回路が可能となった。しかしなが
ら第２図から明白なように各セグメント信号を記憶する
為のフリ、プフロ、プが第２図の表示体の場合で１桁当
シ８個坐要であシ数字８桁および各種の符号を表示する
電子式計算機で６５ないし７０個のフリップフロップを
必要とする。さらにそれらの多数のノリ、プフロ、グ回
路には個々に入力信号、読込制御用クロックパルスが必
要であり最新の集積回路技術を用いて構成しても非常に
大きな規模になることは避けられない。このようにセグ
メント情報をすべて記憶して低電力で表示する為に従来
は多大な犠牲を覚悟せざるを得なかった０本発明の目的
は従来回路のこのような障害を克服した低消費電力でめ
シ、かつ小型化のなされた駆動回路を提供することにめ
る０ 本発明による表示体駆動方式は、表示駆動回路ツ 周期的な表示体駆動信号を得ることを特徴とする０ここ
で本発明において好筐しくは表示駆動期間において、演
算処理信号記憶用メモリ回路のうち表示体駆動信号を記
憶する部分を残部と分離して用いるようにする◇またこ
のメモリ回路においては同一の駆動期間に表示駆動され
る表示体セグメントに対応する表示情報會同−のアドレ
スに収容し、表示体の同一の駆動デジ、トに対応する表
示情報全同一のデジットに収容することが好ましい。

したがって本発明によれば、演算処理信号を記憶するメ
モリ回路と、演算処理期間にアドレス制御信号によって
前記メモリ回路のアドレスを指定する第１のアドレス回
路と１表示体を駆動する周期と同期してメモリ回路のア
ドレスを選択する第２のアドレス回路と、制御信号によ
って前記メモリ回路の入出力線の一部全分離する分離回
路とを備え、演算処理期間中は第１のアドレス回路によ
ってメモリ回路のアドレス全指定し、表示体駆動時には
分離回路によってメモリ回路の一部を分離し分離された
メモリ回路のアドレスを第２のアドレス回路で指定する
ことによシ、分離されたメモリ回路から周期的な表示体
駆動信号を得る表示体駆動回路が得られる。

次に本発明の一実施例を第３図を参照して説明する。

演算処理回路３０は表示体駆動回路を含む情報処理装置
の所定演算部を制御するものでめる０この演算処理回路
３０は接続線Ａｇ介することによシ、読み出し・書き込
み制御回路（以下几／Ｗ回路と記す）３３に接続してこ
れを制御する。Ｒ／Ｗ回路３３はメモリ回路３１および
３２に接続線３３−１．３３−２．・・・・・・３３−
ｎによって接続されでいる。

メモリ回路３１．３２は共にＲＡＭで構成−され。

スイッチ回路３６によって相互に接続されて実質的に一
体のものとみなし得るようにされている０このメモリ回
路３１および３２のアドレス指鼠はアドレス回路３４に
よって行なわれる。ここでメモリ回路３２にはアドレス
回路３４からのアドレス＃！　３４−１　、３４−２　
、３４−３が切換回路３５を介して印加されている。メ
モリ回路３１にはアドレス回路３４のアドレス線３４−
４．・・・・・・３４−ｎが直接印加されている。切換
回路３５はメモリ回路３２ヘアドレス２イン３４−１〜
３４−３を演算処理に際して接続せしめるように１表示
量期信号”＄１　＋　”Ｈｒｈ−を演算処理時性に際し
て接続せしめるように制御信号りによって動作するもの
でリシ、制御信号りをインバータ３５−７によって反転
させ、これを表示同期信号”３１　＋　”Ｍｌ　ｔ　”
１１がそれぞれ入力ちれたＡＮＤゲート３５−１　、３
５−３　、３５−５に印加せしめ、他方制御＜ｐｓ号り
はアドレス２イン３４−１．３４−２．３４−３がそれ
ぞれ入力されたＡＮＤゲート３５−２．３５−４．３５
−６に印加される。ＡＮＤゲート３５−１と３５−２の
出力は２人力０几ゲートケ介してメモリ回路３２の行３
２−１に接続される。ＡＮＤ）ゲート３５−３と３５−
４の出力は２人力０几ゲート３５−９を介してメモリ回
路３２の行３２−２に接続される。同時にしてＡＮＤゲ
ート３５−５と３５−６の出力はそれぞｔ″Ｌ２人力０
几ゲー）３５−１０を介してメモリ回路３２の行３２−
３に接続される。

メモリ回路３２の出力”４１　＊　”４１　＋　Ｓｕは
表示駆動信号を一定周期で反転させる反転回路２３を介
して液晶表示体２２の各セグメントの表面電極に接続さ
れている。セグメン）３ｆ、３ｅの各表向電極は出力８
４１に対応した反転回路２３からの駆動出力８１１に共
通接続され、同様にセグメント３ａ、３ｇ、３４の各表
面電極は出力Ｓ、に対応した駆動出力Ｓ工に接続されて
いる。セグメント３ｂ、３ｃ、３ｄｐの各表面電極も同
様にして出力Ｓ、に対応した駆動出力８１８に接続され
ている。他方セグメン）　３ｆ、３ａ、３ｂの各裏面電
極が電極ｈｓｔに共通に接続され、セグメン）　３ｅ、
３ｇ、３Ｃの裏面電極は電極ｈ工に共通に接続され、セ
グメン）３ｄ、３ｄＰの裏面電極が電極り。

に共通に接続されている。これらの各電極ｈＩＩ　ｅ　
ｈ社ｙｈ、は選択信号発生回路３９から与えられ、この
選択信号発生回路３９はこれらの各電極ｈＩｌｌ　＋　
ｈｌｌ　＋　８３ｍに順次選択信号を供給する。なお、
以上の説明にあっては１桁の表示体について行ってきた
が他の桁の表示体も゛同様にしてこの表示体に並列配置
される如く構成されていることは云うまでもない０演算
処理期間はスイッチ回路３６のトランジスタカ化り両信
号りが高レベルを取ることによシＯＮＩ。

ておｆｉＲＡＭ３２は几ＡＭ３１と同等のものとして書
込み、読出しをＲ／Ｗ回路３３によって制御される。ま
たこの時ＲＡＭ３ｚのアドレス指定は切換回路３５に入
力される制御信号りによってアドレス回路３４からのア
ドレス２イン３４−１〜３４−３が与えられている。計
算機における演算処理には処理する内容に応じて処理段
階における中間データーを一時的に記憶する為に多数の
記憶回路を有Ｉ７ているが演算終了時点で最終的に記憶
すべきデーターはごく限られた一部のデータだけである
場合が多い。例えば三角関数や指数対数関数の処理をす
る卓上！′Ｉ算機では解を倚る為に４〜５ａ類の数値を
一時記憶する揚台が勘シ、それに見合った記憶容量を必
要とする。しかしこれらの処理では演算終了後演算結果
を表示中はＲＡＭの半分以上がデーターを記憶しないま
ま待機していることが多い。ＲＡＭ３１．３２によって
演算処理を行なった後最終的に記憶すべきデーターを１
（、ＡＩＶ１３１で記憶し余った記憶回路３２を用いて
セグメント信号に変換された表示情報を記憶する。ＲＡ
Ｍ３２内のセルｆ１＊”１ｓｂｌ＋’１ｇｌ＊’１ｍＮ
５’ｌｄｌ’ｓは各々液晶表示体２２のセグメント３ｆ
、３ｍ、３ｂ、３ｅ、３ｇ、３ｃ。

３ｄ、３ｄｐにそれぞれ対応する表示内容であり、セル
Ｎ紘本実施例では対応するセグメントが存在しない為、
任意のデータを記憶していても表示には影響をおよほさ
ない。ＲＡＭ３２にセグメント表示情報に変換したデー
ターを書込むにはＲ／Ｗ回路３３を介して几ＡＭから表
示情報をデコーダ回路１０１に入力させてセグメント表
示情報に変換し、このセグメント表示情報を演算処理回
路３０の制御のもとにＲ／Ｗ回路３３によって几ＡＭ３
２に書き込めは良い０また他の方法として、几ＡＭ３２
には几／Ｗ回路３３、演算処理回路３０が接続されてい
る為、演算処理回路３００１部である読出し専用記憶回
路（以下Ｒ，ＯＭと略記）にセグメント表示の変換内容
をプログラムしておくことで簡単にＲ，ＡＭ３２にセグ
メント情報に変換されたデータを書込むことが可能でめ
る。この方法によれば特別なデコード回路を設ける必要
はない０演算処理期間中には）？、ＡＭ３２の出力Ｓ４
１　ｐ　Ｓ４１　＋　Ｓ４８には処理内容に応じた信号
が出力されるが演算処理期間中は一般に卓上計算機で行
なわれているように表示を消す為共通電極選択回路３９
には、どの電極にも選択信号を出さないように制御信号
りによって選択が禁止されている◎表示期間には。

制御信号りの切換に（この場合低レベルへの切換）よシ
共通電極選択回装３９が電極ｈ８１　ｒ　ｈ！ａ＋　ｈ
ｍｌに順次選択信号を供給し、几ＡＭ３２の書込み、読
出し共通線がスイッチ回路３６がＯＦＦすることによっ
て分離され几ＡＭ３２は几ＡＭ３１およびＲ／Ｗ回路３
３からまったく独立して動作する。この時同時にＲＡＭ
３２へのアドレス指定は切換回路３５によって表示同期
信号”Ｕ　＊　”Ｂ□ｈ′３．が与えられる。表示体２
２の電極ｈ□に選択信号が与えられている時には表示同
期信号”ｉｔによって几ＡＭ３２のアドレス３２−１が
指定されＲ，ＡＭ３２の出力Ｓ４１　ｅ　Ｓａ　＋　Ｓ
ｕには各々セルｆ、　、ａ、　、ｂ、の内容が出力され
極性反転回路２３で交流信号に変換された後徹晶１８の
セグメント３ｆ、３ａ、３ｂ１に表示する。

同僚に電極ｈｎに選択信号が与えられている時には几Ａ
Ｍ３２のアドレス３２−２は表示同期信号ｈＳｔによっ
て指定され、セグメン）　ａｅ、３ｇ、ａｃｖｃ対応し
たセ／ｌ’ｅ、、ｇ、、Ｃ，ノイａ号が出力Ｓ４１　ｒ
　ＳＵ　＃　Ｓ４！に発生される。電極ｈａｓ選択時に
も同様にして表示同期（１１ｒ号り一によってアドレス
３２−３が指定され出力Ｓ、にセルｄ１．Ｓ、にセルｄ
ｐ、のｈピ憶内容が出力され、出力８４１には任意に書
込まれたＮが出力される０ただし電極にり、、選択期間
の出力Ｓ４１は対応するセグメントが存在しない為、表
示はされない。

このようにして表示中は几ＡＭ３２の内容を表示同期”
ＩＩ　ｍ　”工＃　ｈ’ｓｓによって周期的に読出し表
示出力とする。表示期間中でおってもＲＡＭ３１は表示
に無関係に動作させ得る為、必倭な場合には几ＡＭ３１
の記憶容量内での演算処理ｔすることが可能である。第
４図は第３図の実り例で用いられているＲＡＭ回路３１
．３２の構成とＲＡＭの書込み、読出し共通線の分離用
スイッチ回路３６の構成であシ、几ＡＭセル１３２−１
，１３２−２はメモリ回路３２に輌し、几ＡＭセル１３
１−１．１３１−２は几ＡＭ３１に輌する０これらの各
ＲＡ　Ｍセルの構成は同一でお夛、以下ＲＡＭセル１３
２−１ｔもとに説明する。２０．２１はＮ４寛型篭界効
果トランジスタ（以下ＮＭＯ８と略称）　４０．４１は
Ｐ導１ＪＬ型を打効果トランジスタ（以下ｐＭｏｓと略
称）４２．４３と各々組合わされてＣＭＯ８構成のイン
バーター回路の相互接続による記憶回路を形成している
、ＮＭＯ’８側の電源ＶＤは負電圧、Ｐ　Ｍ　ＯＳ　１
１１１のｉｔ、　ｖｓはＯｖが印加されている。ＮＭＯ
８４４，４５はアドレス選択用のものでアドレス入力ｈ
Ｍ５０によって選択される０几ＡＭセルの書込み、読出
し共通線４８．４９は論理レベルとしては互に逆の位相
関係に必るｏＮＭＯ８４６゜４７は書込み、硯出し共通
［４８，４９’ｘ中間で分離する為に設けられたスイッ
チＴ、　ｆｉｌ、・・・・・・＋１１　ｎに相当するも
のであり制＠信号りによってオフシ２つのｌＬＡＭ３１
．３２ｅ分離する０第４図で示される１（、ＡＭの基本
セルはデーター記憶中邂綜ＶＤと７８間に電流が流れな
い為非常に′電力消費の少ない回路でｂる。第３図、第
４図で示された実施例においては表示期間中は数百ｆｌ
ｚの非常に長い周期で几ＡＭの表示内容が読出され、デ
ーターは表示に要する部分のみが変化するだけである０
この為データの変化に帰因する消ＩｊＩｔｔ力が小さく
非常に電力消費の少ない装置が実現できるだけでなく、
表示内容を記憶する為の専用の７す、プ７０．プを必要
としない点で集積回路化する際チップ内積を大幅に縮少
できるという大きな効果がある。またセグメント情報全
演算処理回路から直接孔ＡＭセルに畳込める為複雑な字
形合成も演算処理回路のＲＯＭプログラムによって処理
できることによる汎用性も大きな利点である。

以上本発明を実施例に基づいて説明したが、本発明はか
かる実施例に限定されるものではなく、表示体としては
液晶表示体に限定されるものではなくまたＲＡＭ回路等
の構成は任意で行ないうるものである。

【図面の簡単な説明】

第１図は従来の表示体駆動回路？示す構成図、第２図は
他の従来の表示体駆動回路を示す構成図、第３図は本発
明の実施例による表示体駆動回路を示す構成図であシ、
第４図は第３図の実施例のＲＡＭ部の構成を示す回路図
である。 ２．１２．２２・・・・・・液晶表示体、３，１３，２
３・・・・・・反転回路、７．１７・・・・・・スイッ
チ回路、１゜１１−−・−デコーダ回路、１　ａ〜ｌｄ
　、　２ａ−２ｄ　、　３ａ〜３ｄ　、　３ｄｐ　、　
２ｄｐ　、　１ｄｌ）・・・・・・表示セグメント％　
ｋ　１１　＊Ｆ、、　、　Ｆ１８．　Ｆ　ａ〜Ｆｄ、　
、　Ｆ　ｄｐ−川・−７リツプフロツグ、３１　、３２
・・・−・ＩもＡＭ、３３−・−・−ｋＬ／Ｗ回路、３
゜・・・・・・演算処理回路、３４・・・・・・アドレ
ス回路、３５・・・・・・スイツナ歯路、３９・・・・
・・選択信号発生回路。 代理人　弁理士　内　原　、晋　１ ｈ／図

Claims (1)

【特許請求の範囲】
1. 複数の第１の電極と、該複数の第１の電極のそれぞれに
   対応して設けられた複数の第２の電極と、前記複数の第
   １の電極を順次付勢する同期信号を印加する手段とを有
   し、該同期信号に同期して付勢された第１の電極とこの
   第１の電極に対応した第２の電極とによって表示を行な
   う表示部と、演算用記憶回路と、前記表示部の表示期間
   にそれぞれの第１の電極の付勢に同期して該記憶回路の
   異なる行を順次アドレスする手段とを有し、該記憶回路
   の出力によって上記第２の電極を駆動するようにしｌこ
   ことを特徴とする表示体枢動方式０