JPS60101952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60101952A JPS60101952A JP20930583A JP20930583A JPS60101952A JP S60101952 A JPS60101952 A JP S60101952A JP 20930583 A JP20930583 A JP 20930583A JP 20930583 A JP20930583 A JP 20930583A JP S60101952 A JPS60101952 A JP S60101952A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating film
- film
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract 4
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 210000003128 head Anatomy 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路の多層配線構造に関するもので
ある。
ある。
半導体集積回路の集積度は増加の一途全たどり。
加エバターンは年々細かくなってきている。とりわけ近
年におけるマスタースライス方式、或いはゲートアレイ
方式ニヨるＬＳＩにおいては、素子密度の増加と共に配
線密度も又著しく大きくなっている。
年におけるマスタースライス方式、或いはゲートアレイ
方式ニヨるＬＳＩにおいては、素子密度の増加と共に配
線密度も又著しく大きくなっている。
一方１歩留りの面から一チツプ面積は可能な限り小さく
抑える事が望しく、相反する両者の要求を満たすため多
ｊ苗配線化技術は今後のＬＳＩ技術のキーポイントとな
っている。
抑える事が望しく、相反する両者の要求を満たすため多
ｊ苗配線化技術は今後のＬＳＩ技術のキーポイントとな
っている。
従来の一般的な多層配線構造は、第１図に示す如く、ト
ランジスターや抵抗等が作り込まれた半導体基板（１）
上に形成せられた下地絶縁膜（２）上に。
ランジスターや抵抗等が作り込まれた半導体基板（１）
上に形成せられた下地絶縁膜（２）上に。
下層配線（３）全形成した後、層間絶縁膜（４）全下層
配線及び前記絶縁膜上に被着し、しかる後上下配線路の
電流通路となる慣通孔（図示せず）を層間絶縁膜に形成
し、該慣通孔を被うように層間絶縁膜上に上層配線路（
４）全形成して構成する。この様な二層配線構造の集積
回路を信頼性全維持し、かつ歩留Ｖを低下させることな
く製造するためには、下層配線側面を被う層間絶縁膜厚
が充分厚く下層配線上あるいは絶縁膜（２）上の層間絶
縁膜と同等の膜厚でなければならない、又、下層配線段
部を横切る上層配線路の膜厚も同様である。さもないと
下層配線側面の薄い眉間絶縁膜を介して上下配線層間が
短絡したり、上層配線路が下Ｉ−配線段部で断線しやす
くなる。いずれの場合も集積回路の信頼性と歩留り盆吐
下させる要因となる。それ故。
配線及び前記絶縁膜上に被着し、しかる後上下配線路の
電流通路となる慣通孔（図示せず）を層間絶縁膜に形成
し、該慣通孔を被うように層間絶縁膜上に上層配線路（
４）全形成して構成する。この様な二層配線構造の集積
回路を信頼性全維持し、かつ歩留Ｖを低下させることな
く製造するためには、下層配線側面を被う層間絶縁膜厚
が充分厚く下層配線上あるいは絶縁膜（２）上の層間絶
縁膜と同等の膜厚でなければならない、又、下層配線段
部を横切る上層配線路の膜厚も同様である。さもないと
下層配線側面の薄い眉間絶縁膜を介して上下配線層間が
短絡したり、上層配線路が下Ｉ−配線段部で断線しやす
くなる。いずれの場合も集積回路の信頼性と歩留り盆吐
下させる要因となる。それ故。
これらの欠点？取除くため、眉間絶縁膜には下層配線側
面の被櫨性にすぐれたプラズマ気相成長による窒化シリ
コン層や酸化シリコン層が、父上層配線層は同じく下層
配線段部での被覆性に優れているスパッター法が多層配
線には一般的に採用されてきている。
面の被櫨性にすぐれたプラズマ気相成長による窒化シリ
コン層や酸化シリコン層が、父上層配線層は同じく下層
配線段部での被覆性に優れているスパッター法が多層配
線には一般的に採用されてきている。
ところで、配線密度は配線巾の縮小と同時に配線間隔を
も縮小しなければ効果的方策とはならず近年の配線間隔
は２ミクロン前後の寸法が多用されるようになっている
が、前記層間絶縁膜と上層配線層被着法全採用すること
によって、下層配線間隔が狭い部分での層間絶縁膜全被
覆した後の間隔が第１図に（６）で示した如く極端に狭
くなる傾向がある。この様な形状を持つ層間絶縁膜上に
、たとえスパッタ法によって上層配線層を被着させても
狭い間隔部に」二層配線材料が充分に入フ込めず該部分
でＶ字状の菌い切り込み溝（７）を持った配線路が形成
される。この結果、下層配線間隔の狭い部分を横切る上
層配線が断線しゃすくなフ２歩留りの低下全招くばかり
でなく、信頼度も低下する。
も縮小しなければ効果的方策とはならず近年の配線間隔
は２ミクロン前後の寸法が多用されるようになっている
が、前記層間絶縁膜と上層配線層被着法全採用すること
によって、下層配線間隔が狭い部分での層間絶縁膜全被
覆した後の間隔が第１図に（６）で示した如く極端に狭
くなる傾向がある。この様な形状を持つ層間絶縁膜上に
、たとえスパッタ法によって上層配線層を被着させても
狭い間隔部に」二層配線材料が充分に入フ込めず該部分
でＶ字状の菌い切り込み溝（７）を持った配線路が形成
される。この結果、下層配線間隔の狭い部分を横切る上
層配線が断線しゃすくなフ２歩留りの低下全招くばかり
でなく、信頼度も低下する。
不発明の目的は、多層配線構造において、下層配線間隔
が狭い部分における上層配線層の被覆性全同上し、配線
路の断線を防止し信頼度の高い集積回路を提供すること
にある。
が狭い部分における上層配線層の被覆性全同上し、配線
路の断線を防止し信頼度の高い集積回路を提供すること
にある。
不発明の特徴は、選択エツチング等により形成した下層
配線と、上下配線間で電気的に絶縁する層間絶縁膜を有
する半導体装置において、少なくとも下層配線で覆われ
ていない下層配線下に延在する下地絶縁膜の表面が下層
配線の設けられた絶縁膜表面より突出していること全特
徴とする。
配線と、上下配線間で電気的に絶縁する層間絶縁膜を有
する半導体装置において、少なくとも下層配線で覆われ
ていない下層配線下に延在する下地絶縁膜の表面が下層
配線の設けられた絶縁膜表面より突出していること全特
徴とする。
本発明によれば、下層配線間に設けられた下地絶縁膜の
突出によって突出部を設けない場合に比べ、層間絶縁膜
の表面の平担性が良くなる。この結果、当該部に被着さ
れた上層配線層の被覆性が同上し、平担部に近い膜厚全
得る事が出き、Ｖ字状の深い切り込み溝を持った上層配
線路の発生を防止する事が出来、集積回路の歩留りと信
頼性を同上させる事が出来る。
突出によって突出部を設けない場合に比べ、層間絶縁膜
の表面の平担性が良くなる。この結果、当該部に被着さ
れた上層配線層の被覆性が同上し、平担部に近い膜厚全
得る事が出き、Ｖ字状の深い切り込み溝を持った上層配
線路の発生を防止する事が出来、集積回路の歩留りと信
頼性を同上させる事が出来る。
次に本発明の実施例全図音用いて説明する。第２図は第
１の実施例であり、下地絶縁膜表面に予め突出部を設け
た場合を示す０図中１〜６は第１図で示した構成部と同
じ構成部全示しており、８′が不発明による下層配線間
に配置された突出部を示す、該突出部を形成する方法と
しては、下層配線＃を被Ｎする前に気相成長酸化シリコ
ン膜等を下地酸化膜上に被着した後通常の７オトレジス
ト処理によって不要部全エツチング除去すれば良い。
１の実施例であり、下地絶縁膜表面に予め突出部を設け
た場合を示す０図中１〜６は第１図で示した構成部と同
じ構成部全示しており、８′が不発明による下層配線間
に配置された突出部を示す、該突出部を形成する方法と
しては、下層配線＃を被Ｎする前に気相成長酸化シリコ
ン膜等を下地酸化膜上に被着した後通常の７オトレジス
ト処理によって不要部全エツチング除去すれば良い。
又下地絶縁膜が厚く該絶縁膜表面１２０００〜３０００
Ａ程エツチングして良い場合は、気相成長１夜化シリコ
ン膜等を新らたに被着する必要はなく、下地絶縁膜上に
直接フォトレジスト処理を施して、下地絶縁膜表面全エ
ツチングすれは良い。
Ａ程エツチングして良い場合は、気相成長１夜化シリコ
ン膜等を新らたに被着する必要はなく、下地絶縁膜上に
直接フォトレジスト処理を施して、下地絶縁膜表面全エ
ツチングすれは良い。
次に、第２の実施例について第３図を用いて説明する。
第２の実施例は窒化シリコン膜全マスクに厚い酸化シリ
コン膜全形成する、云わゆるｗＣρＳ法を用いる集積回
路において、厚い畝化シリコン膜先端に生じるバードヘ
ッドを不発明の下層配線間の突出部として用いた場合を
示す。通常Ｌ（ＪＣ（ＪＳ法を用いる場合、その下地絶
縁膜厚は１ミクロン程度に厚く成長され、バードヘッド
の亮さは下地絶縁膜上面より４０００〜５０００λ程度
晶くなるので、本発明の凸状形状としては適当な高さで
ある。
コン膜全形成する、云わゆるｗＣρＳ法を用いる集積回
路において、厚い畝化シリコン膜先端に生じるバードヘ
ッドを不発明の下層配線間の突出部として用いた場合を
示す。通常Ｌ（ＪＣ（ＪＳ法を用いる場合、その下地絶
縁膜厚は１ミクロン程度に厚く成長され、バードヘッド
の亮さは下地絶縁膜上面より４０００〜５０００λ程度
晶くなるので、本発明の凸状形状としては適当な高さで
ある。
第１および第２の実施例のいずれの場合も、下層配線間
に突出部を設りない場合に比べ、層間絶縁膜を被着した
場合のくほみが緩和されるため該部全覆う上層配線層の
被覆性が改善され、断線が防止できる。この結果多層配
線構造金持つ集積回路の歩留りの向上がｆｉすれるばか
っでなく、信頼度も大巾に同上にする。
に突出部を設りない場合に比べ、層間絶縁膜を被着した
場合のくほみが緩和されるため該部全覆う上層配線層の
被覆性が改善され、断線が防止できる。この結果多層配
線構造金持つ集積回路の歩留りの向上がｆｉすれるばか
っでなく、信頼度も大巾に同上にする。
尚、第２図、第３図に示した各部材質としては通常の集
積回路においては、１の基板がシリコン、２の下地絶縁
膜が二酸化シリコン、３０下層配綜層がアルミ、４０層
間絶縁膜がブラスマ成長による窒化シリコン膜又ｔまプ
ラスマ成長による愼化シリコン膜５の上層配線がアルミ
が用いられているが、これらの材質は不発明の請求範囲
を制限するものではなく１例えば３の下層配線層がポリ
シリコンとアルミのように被数の材質から構成されてい
る場合にも及ぶ。
積回路においては、１の基板がシリコン、２の下地絶縁
膜が二酸化シリコン、３０下層配綜層がアルミ、４０層
間絶縁膜がブラスマ成長による窒化シリコン膜又ｔまプ
ラスマ成長による愼化シリコン膜５の上層配線がアルミ
が用いられているが、これらの材質は不発明の請求範囲
を制限するものではなく１例えば３の下層配線層がポリ
シリコンとアルミのように被数の材質から構成されてい
る場合にも及ぶ。
第１図は従来の二層配線構造における上・下部線交差部
を示す断面図であフ、第２図は不発明による第１の実施
例を示す断面図、第３図は同じく第２の実施例を示す断
面図である。 各図において、同一構成材による部分は同一番号で示し
てあり、１はトランジスター、低元等が作り込まれた半
導体基板、２は半導体基板と下層配線層とを電気的に分
離する絶縁膜、３は下層配線層、４は上・下配綜層ｆｒ
：電気的に絶縁する層間絶縁膜、５は上層配線路、６は
下鳩配線間隔が狭い箇所に５層間絶縁膜が被着されるこ
とによって生じるＵ字状窪み、７は６が原因で上層配線
路に生じる深いＶ字状切れ込み溝を示している。更に第
２図、第３図における６′及び６“はそれぞれ不発明に
よる１″ノ曽配線間隔間に予め配置された下地絶縁膜の
突出部８′、コロス法を用いた場合のバードへ、ド８“
によって層間絶縁膜の下ｊ―配線間に生じる鋳みが緩、
Ｉｌｌされた部分を示している。
を示す断面図であフ、第２図は不発明による第１の実施
例を示す断面図、第３図は同じく第２の実施例を示す断
面図である。 各図において、同一構成材による部分は同一番号で示し
てあり、１はトランジスター、低元等が作り込まれた半
導体基板、２は半導体基板と下層配線層とを電気的に分
離する絶縁膜、３は下層配線層、４は上・下配綜層ｆｒ
：電気的に絶縁する層間絶縁膜、５は上層配線路、６は
下鳩配線間隔が狭い箇所に５層間絶縁膜が被着されるこ
とによって生じるＵ字状窪み、７は６が原因で上層配線
路に生じる深いＶ字状切れ込み溝を示している。更に第
２図、第３図における６′及び６“はそれぞれ不発明に
よる１″ノ曽配線間隔間に予め配置された下地絶縁膜の
突出部８′、コロス法を用いた場合のバードへ、ド８“
によって層間絶縁膜の下ｊ―配線間に生じる鋳みが緩、
Ｉｌｌされた部分を示している。
Claims (1)
- 選択的に形成した下層配線と、上層配線と、上下層配線
間で電気的に絶縁する層間絶縁膜とを有する半導体装置
において、少なくとも下層配線で覆われていない下層配
線下に延在する絶縁膜の表面が、下層配線の設けられた
絶縁膜の表面より突出している構造になっていることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20930583A JPS60101952A (ja) | 1983-11-08 | 1983-11-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20930583A JPS60101952A (ja) | 1983-11-08 | 1983-11-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60101952A true JPS60101952A (ja) | 1985-06-06 |
Family
ID=16570752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20930583A Pending JPS60101952A (ja) | 1983-11-08 | 1983-11-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60101952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317185A (en) * | 1990-11-06 | 1994-05-31 | Motorola, Inc. | Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same |
-
1983
- 1983-11-08 JP JP20930583A patent/JPS60101952A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317185A (en) * | 1990-11-06 | 1994-05-31 | Motorola, Inc. | Semiconductor device having structures to reduce stress notching effects in conductive lines and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| US6054381A (en) | Semiconductor device, and method of manufacturing same | |
| US6538301B1 (en) | Semiconductor device and method with improved flat surface | |
| JPH06236876A (ja) | 半導体装置のコンタクト形成方法 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP3235581B2 (ja) | 半導体装置及びその製造方法 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS6239823B2 (ja) | ||
| JP2508831B2 (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JP2758729B2 (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 |