JPS60101954A - Icなどのパツケ−ジおよびその製法 - Google Patents

Icなどのパツケ−ジおよびその製法

Info

Publication number
JPS60101954A
JPS60101954A JP58209292A JP20929283A JPS60101954A JP S60101954 A JPS60101954 A JP S60101954A JP 58209292 A JP58209292 A JP 58209292A JP 20929283 A JP20929283 A JP 20929283A JP S60101954 A JPS60101954 A JP S60101954A
Authority
JP
Japan
Prior art keywords
lead frame
lead
chip
frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58209292A
Other languages
English (en)
Inventor
Shiro Fukuda
福田 視郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP58209292A priority Critical patent/JPS60101954A/ja
Publication of JPS60101954A publication Critical patent/JPS60101954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明im、J: I Oなどのパッケージおよびその
製法に関するものCある。
従来、D工p QU、やフラットパッケージ型のICパ
ッケージは、リードフレーム’kUめ込み、トランスフ
ァモールド成形全行なう成型用の金型が必要であり、コ
ストアップの原因となっていた、本発明げ成形用の金型
全必要とせず、コストダウンを達成できるICなどのパ
ッケージおよびその製法を提供すゐこと全目的とする。
以下本発明の一実施例をその製造工程に従って説明する
。第1図において、1はリードフレームであり、0.2
鴫程度の厚さのリン育鋼板や42−アロイなどから形成
され、外筒枠部1a、リード部1b・・・・・・、チッ
プ取付部10などが設けである、リードフレーム1rJ
プレスやエツチングなどにてこの状態ではリード部1b
・・・・・・は先端0I11が軽く湾曲可能である。つ
ぎに第2図に示すように、り一ドフンーム1の下面に樹
11旨1m 2 k密着して設ける。
この樹脂層2はエポキシ樹脂外ど會a2〜0.4咽程度
の厚さに形成したものである一本実施例でげガラスなど
の平滑な合板上に離型剤?塗布し、その而に多数個取り
のリードフレームの中心に合わせて印刷により樹脂層全
多数個形成し、こルらの樹脂層に合わせてリードフレー
ムを置き、加熱して樹脂層を半キュアーあるいは完全キ
ュアーの状態とし、リードフレームに樹脂層を密着して
いる。
冷却すると樹It! )@は離型剤により合板から容易
に分離できるのである、このようにして第2図示のよう
にリードフレーム10丁面に樹脂層2葡密着して設けた
あと、第3図示のようにチップ取付部1C上に工(!X
 LSIなどのチップ3金固廚し、各リード部とワイヤ
ボンディングにより#、続さnる。このワイヤボンディ
ングのとき、各リード部1′b・・・・・・の先端に樹
脂層2により固定されているのでリード部の押え板がな
くてもリード部が持上がることがなく樹11旨層2ヶ真
空チャックするだけで効惠よくワイヤボンティングでき
る、またり−トフレーム1が多数個取りの場合、ワイヤ
ボンディングの前に1つづつ分割し第2図示の状別にし
ておくと、アルミ線のワイヤボンティングできる。
このあと第4図示のように、リードフレーム1の上面に
モールド拐4を密着し、ICなどのチップ3を封止する
、本実施例ではモールド材4もエポキシ樹11旨から喰
成され、樹脂層2と各リード部の間隙より密着してチッ
プ3金気密状聾に封止する、モールド材4に樹脂Jf1
2より小形に形成され、樹脂層2の外周に広がらないよ
うに形成される、このあと第5図示のようVこリードフ
レーム1の外枠部1aが切断され、リード部11)’z
折曲けて先端を樹脂層2より下方に位置させ、ICパッ
ケージ互が完成する、 このようにして形成されたICパッケージ5はリードフ
レーム1の下方の樹脂層2と、リードフレーム1の上方
のモールド材4とによりチップ3を封止してい;bPそ
してチップ3全封止する樹脂層2およびモールド材4は
成型用金型々してリードフレーム10丁面することがで
きる、このため製造が容易で安価なICパッケージが可
能となる。
なお本実施例では樹脂層2とモールド4′A4は同じエ
ポキシ樹Ill用いたが、別のもの音用いてもよい。
つぎにリードフレーム1の下部に密着さnる樹l旨層2
の他の製法について説明する。まずリードフレーム1全
表裏反対にして加熱されたホットプレート上に載置する
、ホットプレートの温度は樹脂層2にエポキシ樹脂を用
いる場合、この樹脂のキュア一温度(約150度C)以
下でこの樹脂の軟化温度(約601現C)以上に保たれ
、本例でに約70度Cに設定されている、そしてリード
フレーム1のチップ取付部ICE対応させてペレット状
の正方形状のvAl旨11! 2 ’に載置し、上方よ
り加圧してリードフレーム1に樹脂層2を仮止めする。
このあと樹脂層2が落込むような穴會設けた支持板上に
リードフレームを反転させてg置し、加熱して樹脂)a
 2 ’に半キュアーあるいは完全キュアーの状態にし
てリードフレーム1に樹)18層2を密シ19させゐ、
この状7114では各リード部1b・・・・・・の間の
部分に樹11m112の樹)芦が入り込んで確実に固定
される。この後の工程は前記実施例と同様に行えばよい
、この場片側i前層の厚さに0.5〜1咽が適当である
。また樹脂層はガラス繊維を混入したものでもよい。
以上述べたように本発明によれば、ICなどのパッケー
ジが成型用金型なしで形成できるためコストダウンでき
、特に少量多品種の場合最適である、またワイヤボンド
などが容易に行なえ、製造が極めて容品であ/)。
【図面の簡単な説明】
図面は不発明の一実施例の#造工8全示し、第1A図は
リードフレームの正面図、第1B図はその中央縦断面図
、第2A図は樹脂層全役けたリードフレームの正面図、
第2B図にその右側面図、第3A図にチップを固腐し接
続したリードフレームの正面図、第3B図にその右側面
図、MjA図はモールド材を設けたリードフレームの正
面図、第4B図はその右側面図、第5A図iICパッケ
ージの正面図、第5B図はその右+tU+面図である。 1・・・リードフレーム 2・・・樹+1旨層 3・・・チップ 4・・・モールド材 5・・・ICパッケージ、 以 上 特許出願人 株式会社 梢工舎

Claims (1)

  1. 【特許請求の範囲】 (])リードフレームの下面に密着して設けた樹脂層と
    、上記リードフレームの上面に固着され各リード部と接
    続されたICなどのチップと、上記リードフレームの上
    面に密着され上記チップを被覆し上記樹11旨層と上記
    リードフレームの間隙より密着されるモールド材とを設
    けたICなどのパッケージ。 (2)リードフレームの下面に樹脂層を密着形成し、上
    記リードフレームの上面にICなどのチップ全同着し、
    上記チップと上記リードフレームの各リードとを接続し
    たあと、上記リードフレームの上面において上記チップ
    葡モールド材にて被覆し、上記樹i旨層と上記モールド
    材と金上記リードることを特徴とする工Cチップなどの
    パッケージの製法−
JP58209292A 1983-11-08 1983-11-08 Icなどのパツケ−ジおよびその製法 Pending JPS60101954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58209292A JPS60101954A (ja) 1983-11-08 1983-11-08 Icなどのパツケ−ジおよびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58209292A JPS60101954A (ja) 1983-11-08 1983-11-08 Icなどのパツケ−ジおよびその製法

Publications (1)

Publication Number Publication Date
JPS60101954A true JPS60101954A (ja) 1985-06-06

Family

ID=16570524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58209292A Pending JPS60101954A (ja) 1983-11-08 1983-11-08 Icなどのパツケ−ジおよびその製法

Country Status (1)

Country Link
JP (1) JPS60101954A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487181A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Resin sealing method for semiconductor element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487181A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Resin sealing method for semiconductor element

Similar Documents

Publication Publication Date Title
US5270262A (en) O-ring package
US5492866A (en) Process for correcting warped surface of plastic encapsulated semiconductor device
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US7060530B2 (en) Semiconductor package having a resin cap member
US20080023806A1 (en) Stress-free lead frame
US6607940B2 (en) Method of manufacturing semiconductor devices and semiconductor devices made according to the method
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JP3129660B2 (ja) Sonパッケージの樹脂封止方法及び樹脂封止装置
US6867483B2 (en) Stress-free lead frame
JPH0263142A (ja) モールド・パッケージおよびその製造方法
JP3061121B2 (ja) 半導体装置およびその製造方法
JPH04276414A (ja) Icカード用基板及びその樹脂封止用金型
JPH06244312A (ja) 半導体装置及びその製造方法
JPH0250624B2 (ja)
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JPS60111432A (ja) 半導体装置用樹脂封止金型
JPH0314245A (ja) 半導体装置の樹脂封止方法
JPH1022314A (ja) 半導体樹脂封止用金型
KR0183768B1 (ko) 반도체 팩키지의 리드 프레임 제조 방법
KR100369391B1 (ko) 반도체패키지제조용와이어본딩장치및그반도체패키지의제조방법
KR200292790Y1 (ko) 반도체 패키지용 리드프레임의 탑재판 구조
JPH04290237A (ja) プラスチックicパッケージの成形方法
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPS62241344A (ja) 樹脂封止型半導体装置の製造方法及び成型金型
JP2006147686A (ja) 樹脂封止体及び電子部品の製造方法