JPS6010452B2 - ジヨゼフソンスイツチ回路 - Google Patents
ジヨゼフソンスイツチ回路Info
- Publication number
- JPS6010452B2 JPS6010452B2 JP55175113A JP17511380A JPS6010452B2 JP S6010452 B2 JPS6010452 B2 JP S6010452B2 JP 55175113 A JP55175113 A JP 55175113A JP 17511380 A JP17511380 A JP 17511380A JP S6010452 B2 JPS6010452 B2 JP S6010452B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- current
- switching circuit
- gate
- josephson effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005668 Josephson effect Effects 0.000 description 23
- 230000007704 transition Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 235000011389 fruit/vegetable juice Nutrition 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 210000000278 spinal cord Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
Landscapes
- Electronic Switches (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ジョゼフソン効果素子を用いたジョゼフソン
スィッチ回路に関する。
スィッチ回路に関する。
低消費電力・超高速動作の可能な電子素子としてジョゼ
フソン効果素子を集積回路へ応用する研究が注目されて
いる。
フソン効果素子を集積回路へ応用する研究が注目されて
いる。
高い入力感度をもちかつ微細化が可能なスイッチング回
路として、本発明者等は四個のジョゼフソン効果素子を
用いて一つの朗ループ線路を形成するスイッチング回路
（袴願昭弘−１雌１２ｙ号）を提案した。この発明は、
第１図に示すように四個のジョゼフソン効果素子ＪＪ，
，ＪＪ２，ＪＪ３，ＪＪ４（一対の超電導線路１，１を
薄い絶縁層２を介して対向させた構造）で閉ループ線路
３を作り、この閉ループ線路３中で素子間の異なる二点
にゲート入力端子ＰＧ、アース側端子ＰＥを設けた上で
、この二点とは異なる位置でアース側端子Ｐ８から見て
素子数が非対称となる一点に制御入力端子Ｐｃを設けた
ものである。なお、図中、４は線路、５は抵抗を示す。
本発明は、上記四個のジョゼフソン効果素子で構成する
スイッチング回路を集積回路へ応用する場合、デジタル
信号をデータバス回路へ供孫合するなどの際に、確実な
利得を保障することを目的としたものである。
路として、本発明者等は四個のジョゼフソン効果素子を
用いて一つの朗ループ線路を形成するスイッチング回路
（袴願昭弘−１雌１２ｙ号）を提案した。この発明は、
第１図に示すように四個のジョゼフソン効果素子ＪＪ，
，ＪＪ２，ＪＪ３，ＪＪ４（一対の超電導線路１，１を
薄い絶縁層２を介して対向させた構造）で閉ループ線路
３を作り、この閉ループ線路３中で素子間の異なる二点
にゲート入力端子ＰＧ、アース側端子ＰＥを設けた上で
、この二点とは異なる位置でアース側端子Ｐ８から見て
素子数が非対称となる一点に制御入力端子Ｐｃを設けた
ものである。なお、図中、４は線路、５は抵抗を示す。
本発明は、上記四個のジョゼフソン効果素子で構成する
スイッチング回路を集積回路へ応用する場合、デジタル
信号をデータバス回路へ供孫合するなどの際に、確実な
利得を保障することを目的としたものである。
本発明の構成を概説すると、四個のジョゼフソン効果素
子で一個の開ループ線路を構成し、この閉ループ線路の
中で素子間線路の向い合う異なる二点にゲート入力側端
子、アース側端子を設けたうえで、この二点とは異なる
非対称な一点に制御入力端子を設けたスイッチング回路
の入力部に、新しく一個の抵抗を並列に接続したスイッ
チング回路であると要約できる。
子で一個の開ループ線路を構成し、この閉ループ線路の
中で素子間線路の向い合う異なる二点にゲート入力側端
子、アース側端子を設けたうえで、この二点とは異なる
非対称な一点に制御入力端子を設けたスイッチング回路
の入力部に、新しく一個の抵抗を並列に接続したスイッ
チング回路であると要約できる。
この構成回路において、ゲート電流をゲート入力端子に
供給し、デジタル信号を制御入力端子より入力すると、
はじめ制御入力端子とアース側に接続されたジョゼフソ
ン効果素子が超電導状態から抵抗状態へ遷移し、ついで
制御入力端子側とは反対に位置する直列接続された二個
のジョゼフソン効果素子がやはり超電導状態から抵抗状
態へ遷移し、このスイッチング回路はスイッチする。
供給し、デジタル信号を制御入力端子より入力すると、
はじめ制御入力端子とアース側に接続されたジョゼフソ
ン効果素子が超電導状態から抵抗状態へ遷移し、ついで
制御入力端子側とは反対に位置する直列接続された二個
のジョゼフソン効果素子がやはり超電導状態から抵抗状
態へ遷移し、このスイッチング回路はスイッチする。
するとゲート入力端子に供Ｖ給されていたゲート電流が
出力信号として集積回路のバスラィンなどの負荷に入力
される。このとき、制御入力端子とゲ−ト入力端子の間
に接続された四番目のジョゼフソン効果素子が抵抗状態
へ遷移しない場合、ゲート電流がこのジョゼフソン効果
素子と制御入力端子に並列接続された抵抗を通し直列に
流れようとして四番目のジョゼフソン効果素子をも確実
に抵抗状態へ遷移させる。すると、ゲート電流はこのジ
ョゼフソン効果素子によって制御入力端子側へ逆流する
ことが阻止され、確実に一定レベルの値をもつ出力電流
がバスラィンなどの負荷に出力される。ゲート電流が制
御入力端子へ逆流することを阻止した入力−出力電流分
離機能は、多数個の論理回路を直列・並列接続して構成
される集積回路の動作の安定性において極めて重要な機
能である。たとえば「多数個の論理回路から出力信号を
このスイッチング回路に並列入力して、その出力信号を
バスラィンなどの負荷へ供給しようとする場合、入力−
出力分離機能がないと「 このスイッチング回路の制御
入力端子に流入してしまい並列接続された前段の論理回
路をスイッチして誤動作を起こしたり、またゲート電流
の逆流によって出力電流のレベルが低下して次段の論理
回路の正常動作ができないなど安定した論理回路の動作
が得にくくなる。以下、添付の図面に即して、本発明の
スイッチング回路について説明する。
出力信号として集積回路のバスラィンなどの負荷に入力
される。このとき、制御入力端子とゲ−ト入力端子の間
に接続された四番目のジョゼフソン効果素子が抵抗状態
へ遷移しない場合、ゲート電流がこのジョゼフソン効果
素子と制御入力端子に並列接続された抵抗を通し直列に
流れようとして四番目のジョゼフソン効果素子をも確実
に抵抗状態へ遷移させる。すると、ゲート電流はこのジ
ョゼフソン効果素子によって制御入力端子側へ逆流する
ことが阻止され、確実に一定レベルの値をもつ出力電流
がバスラィンなどの負荷に出力される。ゲート電流が制
御入力端子へ逆流することを阻止した入力−出力電流分
離機能は、多数個の論理回路を直列・並列接続して構成
される集積回路の動作の安定性において極めて重要な機
能である。たとえば「多数個の論理回路から出力信号を
このスイッチング回路に並列入力して、その出力信号を
バスラィンなどの負荷へ供給しようとする場合、入力−
出力分離機能がないと「 このスイッチング回路の制御
入力端子に流入してしまい並列接続された前段の論理回
路をスイッチして誤動作を起こしたり、またゲート電流
の逆流によって出力電流のレベルが低下して次段の論理
回路の正常動作ができないなど安定した論理回路の動作
が得にくくなる。以下、添付の図面に即して、本発明の
スイッチング回路について説明する。
第２図は電流の入力−出力分離の機能を果すスイッチン
グ回路の原理図である。
グ回路の原理図である。
本発明は、第１図に示した超電導線路と絶縁層で構成さ
れる四つのジョゼフソン効果素子ＪＪ，，ＪＪ２，ＪＪ
３，ＪＪ４で開ループ線路とするスイッチング回路Ｇ，
の制御入力端子Ｐｃに、並列に電流分離用抵抗Ｒｓを接
続したものである。この構成で、外部からゲート電流１
ｇをスイッチング回路Ｇ，のゲート入力端子Ｐｃから供
給し〜ついで制御入力端子Ｐｃから入力信号電流ｌｃを
入力すると、はじめジョゼフソン効果素子ＪＪ２がｌｃ
と１ｇの重畳によって抵抗状態へ遷移し、ついでＪＪ３
とＪＪ４が抵抗状態へ遷移する。
れる四つのジョゼフソン効果素子ＪＪ，，ＪＪ２，ＪＪ
３，ＪＪ４で開ループ線路とするスイッチング回路Ｇ，
の制御入力端子Ｐｃに、並列に電流分離用抵抗Ｒｓを接
続したものである。この構成で、外部からゲート電流１
ｇをスイッチング回路Ｇ，のゲート入力端子Ｐｃから供
給し〜ついで制御入力端子Ｐｃから入力信号電流ｌｃを
入力すると、はじめジョゼフソン効果素子ＪＪ２がｌｃ
と１ｇの重畳によって抵抗状態へ遷移し、ついでＪＪ３
とＪＪ４が抵抗状態へ遷移する。
入力一世力電流分離用の抵抗Ｒｓを負荷に対して最適な
値に選ぶと、ゲート電流１ｇはその後出力端子に接続さ
れた負荷ＲＬへ流出する前に素子ＪＪ．を通して、ごら
に抵抗Ｒｓを通ってアースへ流れようとする。この結果
、素子ＪＪ，を流れるゲート電流がその臨界電流値を超
えるためＪＪ，も抵抗状態へ遷移する。これによってゲ
ート電流はＧ点より確実に負荷ＲＬへ出力される。同時
にｌｃは、ＪＪ，を通って負荷へ供孫台されることなく
抵抗Ｒｓを通してア−スへ流れる。スイッチング後は１
６とｌｃは分離される。第２図の原理図に則し「実際に
鉛合金の超電導材料を用いて四つのジョゼフソン効果素
子を作製し、抵抗Ｒｓはインジウム合金で作製してスイ
ッチング回路を構成した。
値に選ぶと、ゲート電流１ｇはその後出力端子に接続さ
れた負荷ＲＬへ流出する前に素子ＪＪ．を通して、ごら
に抵抗Ｒｓを通ってアースへ流れようとする。この結果
、素子ＪＪ，を流れるゲート電流がその臨界電流値を超
えるためＪＪ，も抵抗状態へ遷移する。これによってゲ
ート電流はＧ点より確実に負荷ＲＬへ出力される。同時
にｌｃは、ＪＪ，を通って負荷へ供孫台されることなく
抵抗Ｒｓを通してア−スへ流れる。スイッチング後は１
６とｌｃは分離される。第２図の原理図に則し「実際に
鉛合金の超電導材料を用いて四つのジョゼフソン効果素
子を作製し、抵抗Ｒｓはインジウム合金で作製してスイ
ッチング回路を構成した。
このスイッチング回路を動作させて得られたスイッチン
グ閥値曲線を第３図ａに示す。縦髄にはこのスイッチン
グ回路のゲート端子に供孫貧されるゲート電流１６がト
機軸には制御入力端子に入力する制御電流ｌｃが目盛っ
てある。図中の矢印ａに沿って動作するように電流を供
給すると「矢印が交叉する曲線Ｆを横切るとき〜四つの
ジョゼフソン効果素子ＪＪ，，ＪＪ２，ＪＪ３，ＪＪ４
が超電導状態から抵抗状態へ遷移するためスイッチング
回路がスイッチして、負荷へ信号を出力することを曲線
は示している。この曲線を決めているゲ−ト電流１ｇと
制御電流ｌｃのいろいろな組合せに対して「ゲート入力
端子と制御入力端子の間にあるジョゼフソン効果素子Ｊ
Ｊ，が超電導状態から抵抗状態へ遷移する領域を示した
のが第３図ｂである。縦髄はａ図と同じゲート電流１８
を、横鞠は制御電流ｌｃが目盛ってある。曲線ＡＢは、
この曲線を与えるゲート電流の範囲でジョゼフソン効果
ＪＪ，が超電導状態から抵抗状態へ遷移することを示す
。曲線ＡＢはａ図の閥値曲線の一部へＢｏに一致する。
Ｂ点の位置は、ジョゼフソン効果素子ＪＪ，の臨界電流
値をＬ，とすると、次式を満たす１ｇ，ｌｃによって決
まる。ＲＬはこのスイッチング回路の出力に接続される
負荷抵抗の値である。
グ閥値曲線を第３図ａに示す。縦髄にはこのスイッチン
グ回路のゲート端子に供孫貧されるゲート電流１６がト
機軸には制御入力端子に入力する制御電流ｌｃが目盛っ
てある。図中の矢印ａに沿って動作するように電流を供
給すると「矢印が交叉する曲線Ｆを横切るとき〜四つの
ジョゼフソン効果素子ＪＪ，，ＪＪ２，ＪＪ３，ＪＪ４
が超電導状態から抵抗状態へ遷移するためスイッチング
回路がスイッチして、負荷へ信号を出力することを曲線
は示している。この曲線を決めているゲ−ト電流１ｇと
制御電流ｌｃのいろいろな組合せに対して「ゲート入力
端子と制御入力端子の間にあるジョゼフソン効果素子Ｊ
Ｊ，が超電導状態から抵抗状態へ遷移する領域を示した
のが第３図ｂである。縦髄はａ図と同じゲート電流１８
を、横鞠は制御電流ｌｃが目盛ってある。曲線ＡＢは、
この曲線を与えるゲート電流の範囲でジョゼフソン効果
ＪＪ，が超電導状態から抵抗状態へ遷移することを示す
。曲線ＡＢはａ図の閥値曲線の一部へＢｏに一致する。
Ｂ点の位置は、ジョゼフソン効果素子ＪＪ，の臨界電流
値をＬ，とすると、次式を満たす１ｇ，ｌｃによって決
まる。ＲＬはこのスイッチング回路の出力に接続される
負荷抵抗の値である。
この関係式から求まる１８の最小値はＢ点の１ｇを与え
るが、このＢ点に対応する曲線Ｆ上のＢ点が曲線Ｆに沿
って下方へ移動し、曲線ＡＢの動作却陣が広がるように
ＲｓをＲＬに対して選べばよい。このスイッチング回路
では闇値曲線のＡにｏの部分がスイッチに用し、られ、
曲線ＣＯＤｏの部分は通常のスイッチ動作には用いられ
ない領域である。したがって氏点がＣｏ点に来るように
Ｒｓを上式に従って定めれば、ｂ図の曲線ＡＢは最大の
動作幅をもつ。逆にＲｓの値を大きくしてゆくと、曲線
ＡＢの動作幅は狭くなってゆく。ｂ図曲線ＡＢはジョゼ
フソン効果素子ＪＪ，がスイッチする１ｇとｌｃの電流
領域を意味しており、これに対応するａ図のＡｏ氏の範
囲で入力−出力電流の分離が行えることが判る。このよ
うに、本発明は四個のジョゼフソン効果素子で一個の閉
ループ線路を構成し、この閉ループ線路の中で素子間線
路の向い合う異なる二点にゲート入力端子、アース側端
子を設けたうえで、この二点とは異なる非対称な一点に
制御入力端子を設けたスイッチング回路の入力部に、新
しく一個の抵抗を並列接続しただけでスイッチングは勿
論のこと、デジタル信号をデータバス回路へ供給するな
どの時に安定な利得が保証できるのでトこの種のジョゼ
フソン効果素子を利用する高密度集積論理回路に寄与す
る所は極めて大きい。
るが、このＢ点に対応する曲線Ｆ上のＢ点が曲線Ｆに沿
って下方へ移動し、曲線ＡＢの動作却陣が広がるように
ＲｓをＲＬに対して選べばよい。このスイッチング回路
では闇値曲線のＡにｏの部分がスイッチに用し、られ、
曲線ＣＯＤｏの部分は通常のスイッチ動作には用いられ
ない領域である。したがって氏点がＣｏ点に来るように
Ｒｓを上式に従って定めれば、ｂ図の曲線ＡＢは最大の
動作幅をもつ。逆にＲｓの値を大きくしてゆくと、曲線
ＡＢの動作幅は狭くなってゆく。ｂ図曲線ＡＢはジョゼ
フソン効果素子ＪＪ，がスイッチする１ｇとｌｃの電流
領域を意味しており、これに対応するａ図のＡｏ氏の範
囲で入力−出力電流の分離が行えることが判る。このよ
うに、本発明は四個のジョゼフソン効果素子で一個の閉
ループ線路を構成し、この閉ループ線路の中で素子間線
路の向い合う異なる二点にゲート入力端子、アース側端
子を設けたうえで、この二点とは異なる非対称な一点に
制御入力端子を設けたスイッチング回路の入力部に、新
しく一個の抵抗を並列接続しただけでスイッチングは勿
論のこと、デジタル信号をデータバス回路へ供給するな
どの時に安定な利得が保証できるのでトこの種のジョゼ
フソン効果素子を利用する高密度集積論理回路に寄与す
る所は極めて大きい。
第１図は先に提案したスイッチング回路の概略構成図、
第２図は本発明の原理的回路図、第３図は本発明により
実施したスイッチング回路のスイッチ閥値曲線と入力出
力電流分離を示す閥値曲線を示す。 図中、１は超電導線路「 ２は絶縁層、３は開ループ線
路、４は線路、５は抵抗、ＪＪ，，ＪＪ２，ＪＪ３，Ｊ
Ｊ４はジョゼフソン効果素子、ＰＧはゲート入力端子、
ＰＥはアース側端子、Ｐｃは制御端子、Ｒｓは分離用抵
抗、Ｇ，はスイッチング回路を示す。 才１図 汁２図 オ３図
第２図は本発明の原理的回路図、第３図は本発明により
実施したスイッチング回路のスイッチ閥値曲線と入力出
力電流分離を示す閥値曲線を示す。 図中、１は超電導線路「 ２は絶縁層、３は開ループ線
路、４は線路、５は抵抗、ＪＪ，，ＪＪ２，ＪＪ３，Ｊ
Ｊ４はジョゼフソン効果素子、ＰＧはゲート入力端子、
ＰＥはアース側端子、Ｐｃは制御端子、Ｒｓは分離用抵
抗、Ｇ，はスイッチング回路を示す。 才１図 汁２図 オ３図
Claims (1)
- １ 一対の超電導線路を絶縁層を介して対向させてなる
ジヨゼフソン効果素子を四個用いて閉ループ線路を形成
し、該閉ループ線路中の対向して異なる二点にゲート入
力端子及びアース側端子を設けると共に該二点とは異な
る非対称な一点に制御電流を入力するための制御入力端
子を設けてスイツチング回路を構成し、さらに一つの抵
抗を制御入力端子に並列に接続したことを特徴とするジ
ヨゼフソンスイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55175113A JPS6010452B2 (ja) | 1980-12-11 | 1980-12-11 | ジヨゼフソンスイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55175113A JPS6010452B2 (ja) | 1980-12-11 | 1980-12-11 | ジヨゼフソンスイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799034A JPS5799034A (en) | 1982-06-19 |
| JPS6010452B2 true JPS6010452B2 (ja) | 1985-03-18 |
Family
ID=15990492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55175113A Expired JPS6010452B2 (ja) | 1980-12-11 | 1980-12-11 | ジヨゼフソンスイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010452B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2972840B2 (ja) * | 1991-02-18 | 1999-11-08 | 工業技術院長 | 四接合電流注入型ジョセフソン論理ゲート |
-
1980
- 1980-12-11 JP JP55175113A patent/JPS6010452B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799034A (en) | 1982-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US4974205A (en) | Josephson memory and read/write circuit | |
| JPS6010452B2 (ja) | ジヨゼフソンスイツチ回路 | |
| US4963852A (en) | Superconductor switch | |
| US4531065A (en) | Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements | |
| JPS6112416B2 (ja) | ||
| JPS6051288B2 (ja) | ジヨゼフソン論理回路 | |
| JPH0425639B2 (ja) | ||
| JPS602793B2 (ja) | ジヨゼフソン論理開閉回路 | |
| EP0352814B1 (en) | Optical memory circuit | |
| JPH0215134B2 (ja) | ||
| IL45330A (en) | Josephson junction digital memory device | |
| US3114136A (en) | Multi-stable electrical circuit | |
| US3218471A (en) | Cryotron counter circuit with automatic reset | |
| JPS60134625A (ja) | 超電導多端子素子スイツチング回路 | |
| JPS58147238A (ja) | ジヨセフソン論理回路 | |
| US3245055A (en) | Superconductive electrical device | |
| JPH01241916A (ja) | 出力回路 | |
| JPH0425640B2 (ja) | ||
| GB908541A (en) | Improvements in and relating to superconductive elements and circuits employing same | |
| JPH05191253A (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS60260225A (ja) | ジヨセフソン論理和回路 | |
| JPS58162132A (ja) | ジヨセフソン否定ラツチ回路 | |
| JPH023326B2 (ja) | ||
| JPS622732B2 (ja) |