JPS60106170A - 過電圧保護機能付サイリスタ - Google Patents
過電圧保護機能付サイリスタInfo
- Publication number
- JPS60106170A JPS60106170A JP58214601A JP21460183A JPS60106170A JP S60106170 A JPS60106170 A JP S60106170A JP 58214601 A JP58214601 A JP 58214601A JP 21460183 A JP21460183 A JP 21460183A JP S60106170 A JPS60106170 A JP S60106170A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- pilot
- base layer
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/211—Thyristors having built-in localised breakdown or breakover regions, e.g. self-protected against destructive spontaneous firing
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は降服電圧をこす過電圧がアノード・カソード間
に印加されると安全に電圧ｌ・リガすることができる過
電圧保護機能付サイリスタに関する。
に印加されると安全に電圧ｌ・リガすることができる過
電圧保護機能付サイリスタに関する。
［発明の技術的背景とその問題点］
サイリスタのアノード・カソード間に降服電圧をこす過
電圧が印加されると、数ｍＡ〜数１０ｍ Ａの微小な降
服電流で破壊してしまう。過電圧印加による誤点弧で素
子が破壊することを防止するため、一般には電源電圧の
２〜３倍の定格電圧のサイリスタを使う。しかし、直流
送電用サイリスタバルブなどのように、多数のサイリス
タを直列接続して使う装置では、１部のサイリスタがタ
ーンオンに失敗すると、これらの小数のサイリスタに定
格電圧の数倍以上の過電圧が印加され、前述した定格電
圧に余裕をみる方法では過電圧破壊を防止することはで
きない。そのため、過電圧の印加、を防止する外部保護
回路が必要になっていた。このような事情から過電圧が
印加されても破壊しない過電圧保護機能付サイリスタが
強く望まれていた。
電圧が印加されると、数ｍＡ〜数１０ｍ Ａの微小な降
服電流で破壊してしまう。過電圧印加による誤点弧で素
子が破壊することを防止するため、一般には電源電圧の
２〜３倍の定格電圧のサイリスタを使う。しかし、直流
送電用サイリスタバルブなどのように、多数のサイリス
タを直列接続して使う装置では、１部のサイリスタがタ
ーンオンに失敗すると、これらの小数のサイリスタに定
格電圧の数倍以上の過電圧が印加され、前述した定格電
圧に余裕をみる方法では過電圧破壊を防止することはで
きない。そのため、過電圧の印加、を防止する外部保護
回路が必要になっていた。このような事情から過電圧が
印加されても破壊しない過電圧保護機能付サイリスタが
強く望まれていた。
第１図はこのような問題を解決すべく本発明者らが先に
提案したサイリスタの概略断面図である。
提案したサイリスタの概略断面図である。
同図において、Ｐエミッタ層１１、Ｎベース層１２、Ｐ
ベース層１３、Ｎエミツタ層１４からなる四層構造のＰ
エミッタ層１１の表面にはアノード電極１５を、また、
短絡Ｎエミツタ層１４の表面にはカソード電極１５を配
置してメインサイリスタＭＴを構成している。メインサ
イリスタＭＴの内周部には、Ｐエミッタ層１１、Ｎベー
ス層１２、Ｐベース層１３を共用し、補助Ｎエミツタ層
１７と補助電極１８を設けてパイロットサイリスタＰＴ
を形成している。更にパイロットサイリスタＰＴの内周
部には、湾曲部１９を持ったＰベース層２０が配しであ
る。この構造は例えば、Ｐベース層１３を井戸型にエツ
チングで除去し、その後に再度Ｐ型不純物を熱拡散しＰ
ベース層２０を形成するなどして実現できる。あるいは
、Ｎ型ウェハの状態で井戸型にエツチングして、これに
両面からＰ型不純物を拡散することで同様の構造を得る
こともできる。また、この４Ｒ造では、パイロットサイ
リスタＰＴの補助Ｎエミツタ層１７をメインサイリスタ
ＭＴのＮエミツタ層１４より深く拡散形成し、パイロッ
トサイリスタＰＴのＰベース層横方向抵抗を大ぎくしで
いる。
ベース層１３、Ｎエミツタ層１４からなる四層構造のＰ
エミッタ層１１の表面にはアノード電極１５を、また、
短絡Ｎエミツタ層１４の表面にはカソード電極１５を配
置してメインサイリスタＭＴを構成している。メインサ
イリスタＭＴの内周部には、Ｐエミッタ層１１、Ｎベー
ス層１２、Ｐベース層１３を共用し、補助Ｎエミツタ層
１７と補助電極１８を設けてパイロットサイリスタＰＴ
を形成している。更にパイロットサイリスタＰＴの内周
部には、湾曲部１９を持ったＰベース層２０が配しであ
る。この構造は例えば、Ｐベース層１３を井戸型にエツ
チングで除去し、その後に再度Ｐ型不純物を熱拡散しＰ
ベース層２０を形成するなどして実現できる。あるいは
、Ｎ型ウェハの状態で井戸型にエツチングして、これに
両面からＰ型不純物を拡散することで同様の構造を得る
こともできる。また、この４Ｒ造では、パイロットサイ
リスタＰＴの補助Ｎエミツタ層１７をメインサイリスタ
ＭＴのＮエミツタ層１４より深く拡散形成し、パイロッ
トサイリスタＰＴのＰベース層横方向抵抗を大ぎくしで
いる。
このような構造において、アノード・カソード電極間に
順方向に過電圧が印加されると、湾曲部１９に電界が集
中し、そのとき湾曲部１９近傍に発生する降服電流によ
ってパイロットサイリスタＰＴ、メインサイリスタＭＴ
が順次ターンオンする。
順方向に過電圧が印加されると、湾曲部１９に電界が集
中し、そのとき湾曲部１９近傍に発生する降服電流によ
ってパイロットサイリスタＰＴ、メインサイリスタＭＴ
が順次ターンオンする。
過電圧によって発生する順方向降服電流でパイロットサ
イリスタが安全にターンオンする条件は発明者らがおこ
なった実験によれば第２図のようになる。同図において
横軸は電圧トリガした時の降服電流ＩＲで、パイロット
サイリスタＰＴの最少ゲートトリガ電流■。■に等しい
値である。縦軸は電圧トリガした時の降服電流（＝１゜
■）に対する各テストサンプルのｄｉ／ｄｔ耐量である
。同図から明らかなようにＩＧＴが小さい高感度パイロ
ットサイリスタを持つサイリスタはど電圧トリガ時の旧
／ｄｔｉｔ量は大きくなる。しかしＩ。■が４５ｍＡを
こすパイロットサイリスタを持つサイリスタはいずれも
ｄｉ／ｄｔｉ１量が突然低下し、安全に電圧トリガでき
なくなる。これは実験に使ったテストサンプルでは、Ｉ
Ｒ＞ ４５ｍ Ａになると湾曲部１９が降服電流の許
容値をこえ、パイロットサイリスタＰＴがターンオンす
る前に湾曲部１９が破壊してしまうからである。
イリスタが安全にターンオンする条件は発明者らがおこ
なった実験によれば第２図のようになる。同図において
横軸は電圧トリガした時の降服電流ＩＲで、パイロット
サイリスタＰＴの最少ゲートトリガ電流■。■に等しい
値である。縦軸は電圧トリガした時の降服電流（＝１゜
■）に対する各テストサンプルのｄｉ／ｄｔ耐量である
。同図から明らかなようにＩＧＴが小さい高感度パイロ
ットサイリスタを持つサイリスタはど電圧トリガ時の旧
／ｄｔｉｔ量は大きくなる。しかしＩ。■が４５ｍＡを
こすパイロットサイリスタを持つサイリスタはいずれも
ｄｉ／ｄｔｉ１量が突然低下し、安全に電圧トリガでき
なくなる。これは実験に使ったテストサンプルでは、Ｉ
Ｒ＞ ４５ｍ Ａになると湾曲部１９が降服電流の許
容値をこえ、パイロットサイリスタＰＴがターンオンす
る前に湾曲部１９が破壊してしまうからである。
このように、サイリスタに過電圧が印加された時、サイ
リスタを安全にターンオンさせるためにはパイロットサ
イリスタＰＴのゲート感度を高くしなければならない。
リスタを安全にターンオンさせるためにはパイロットサ
イリスタＰＴのゲート感度を高くしなければならない。
しかし、パイロットサイリスタのゲート感度を高くする
と、サイリスタに電圧上昇率の高いノイズ電圧が印加さ
れた時、サイリスタは誤動作しやすくなる。つまり、ｄ
ｖ／ｄｔ耐量が低下する。したがって、従来のような構
造ではパイロットサイリスタＰＴのゲート感度を高める
のには限界があり、大幅なｄｉ／ｄｔ耐量の改善は困難
であった。
と、サイリスタに電圧上昇率の高いノイズ電圧が印加さ
れた時、サイリスタは誤動作しやすくなる。つまり、ｄ
ｖ／ｄｔ耐量が低下する。したがって、従来のような構
造ではパイロットサイリスタＰＴのゲート感度を高める
のには限界があり、大幅なｄｉ／ｄｔ耐量の改善は困難
であった。
［発明の目的］
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところはｄｖ／ ｄｔ耐量を損うことなく
過電圧の印加に対して安全にターンオンできる高いｄｉ
／ｄｔ耐量を持った過電圧保護機能付サイリスタを提供
することにある。
の目的とするところはｄｖ／ ｄｔ耐量を損うことなく
過電圧の印加に対して安全にターンオンできる高いｄｉ
／ｄｔ耐量を持った過電圧保護機能付サイリスタを提供
することにある。
［発明の概要コ
本発明は、ベース層に形成した集電電極に囲まれるよう
に複数のパイロン１−サイリスタを配し、かつパイロッ
トサイリスタのエミツタ層に囲まれるベース層上にそれ
ぞれグー１〜電極を形成し、こらの各パイロットサイリ
スタのゲート電極を順次前段のパイロットサイリスタの
エミツタ層上に設けられたエミッタ電極に電気的に接続
すると共に、最終段のパイロットサイリスタのエミッタ
電極を前記集電電極と共通化するように構成し、かつ第
１のバツイロットサイリスタの内周部に、順方向阻止電
圧が他の領域より低い電圧降服領域を設けたことを特徴
とする。
に複数のパイロン１−サイリスタを配し、かつパイロッ
トサイリスタのエミツタ層に囲まれるベース層上にそれ
ぞれグー１〜電極を形成し、こらの各パイロットサイリ
スタのゲート電極を順次前段のパイロットサイリスタの
エミツタ層上に設けられたエミッタ電極に電気的に接続
すると共に、最終段のパイロットサイリスタのエミッタ
電極を前記集電電極と共通化するように構成し、かつ第
１のバツイロットサイリスタの内周部に、順方向阻止電
圧が他の領域より低い電圧降服領域を設けたことを特徴
とする。
［発明の効果〕
本発明によれば、ｄｖ／ｄｔ耐量を低下させずにパイロ
ットサイリスタのゲート感度を高くすることが出来るた
め大幅なｄｉ／ｄｔ耐量の改善が図れ、過電圧が印加さ
れた時サイリスタを安全にターンオンさせることができ
る。又、本発明では前段のパイロットサイリスタのオン
電流が後段のパイロットサイリスタのＰベース抵抗によ
り抑制されるため、ターンオン初期に第１のパイロット
サイリスタに流れる突入電流が大幅に減少し、ｄｉ／ｄ
ｔ耐量がさらに改善され、過電圧ターンオン時の安全性
が増加する。
ットサイリスタのゲート感度を高くすることが出来るた
め大幅なｄｉ／ｄｔ耐量の改善が図れ、過電圧が印加さ
れた時サイリスタを安全にターンオンさせることができ
る。又、本発明では前段のパイロットサイリスタのオン
電流が後段のパイロットサイリスタのＰベース抵抗によ
り抑制されるため、ターンオン初期に第１のパイロット
サイリスタに流れる突入電流が大幅に減少し、ｄｉ／ｄ
ｔ耐量がさらに改善され、過電圧ターンオン時の安全性
が増加する。
［発明の実施例コ
以下、図を参照して、本発明の一実施例について説明す
る。第３図および第４図は、本発明の実施例に係るサイ
リスタの構成を示すもので、Ｍ３図はその平面図、第４
図はその断面図である。
る。第３図および第４図は、本発明の実施例に係るサイ
リスタの構成を示すもので、Ｍ３図はその平面図、第４
図はその断面図である。
Ｐエミッタ層２１、Ｎベース層２２、Ｐベース層２３、
Ｎエミツタ層２４ｆの４つの積層された半導体層からな
る主サイリスタＭＴの上記Ｎエミツタ層２４ｆに隣接す
るＰベース層２３表面には集電電極２５が形成されてお
り、この集電電極２５に囲まれて複数のパイロットサイ
リスタが形成されている。ここでは、第１のパイロット
サイリスタＰＴ１からエミッタ電極を集電電極２５と共
通化した第５のパイロットサイリスタＰＴｓまで、計５
個のパイロットサイリスタＰ”［ｔ〜ＰＴｓが形成され
ている。集電電極２５の周辺部、つまり各パイロットサ
イリスタＰＴ１〜ＰＴｓの周りには、主サイリスタＭＴ
が形成される。第１のパイロットサイリスタＰＴ１は、
円環状に、Ｎエミツタ層２４ａを形成し、その表面に、
エミッタ電極２７を配置して構成される。また、第２か
ら第５までのパイロットサイリスタＰＴ２〜ＰＴｓはＰ
ベース層２３中に、集電電極２５に囲まれてＮエミツタ
層２４ｂ 、２４ｃ 、２４ｄ 、２４ｅをそれぞれ形
成し、これらのＮエミッタ層２４ｂ、２４ｃ。
Ｎエミツタ層２４ｆの４つの積層された半導体層からな
る主サイリスタＭＴの上記Ｎエミツタ層２４ｆに隣接す
るＰベース層２３表面には集電電極２５が形成されてお
り、この集電電極２５に囲まれて複数のパイロットサイ
リスタが形成されている。ここでは、第１のパイロット
サイリスタＰＴ１からエミッタ電極を集電電極２５と共
通化した第５のパイロットサイリスタＰＴｓまで、計５
個のパイロットサイリスタＰ”［ｔ〜ＰＴｓが形成され
ている。集電電極２５の周辺部、つまり各パイロットサ
イリスタＰＴ１〜ＰＴｓの周りには、主サイリスタＭＴ
が形成される。第１のパイロットサイリスタＰＴ１は、
円環状に、Ｎエミツタ層２４ａを形成し、その表面に、
エミッタ電極２７を配置して構成される。また、第２か
ら第５までのパイロットサイリスタＰＴ２〜ＰＴｓはＰ
ベース層２３中に、集電電極２５に囲まれてＮエミツタ
層２４ｂ 、２４ｃ 、２４ｄ 、２４ｅをそれぞれ形
成し、これらのＮエミッタ層２４ｂ、２４ｃ。
２４ｄ、、２４ｅ上にそれぞれエミッタ電極２８゜２９
．３０．３１を形成すると共に、Ｐベース層２３上に各
ゲート電極３２，３３．３４．３５を形成して構成され
る。このうち、第５のパイロットサイリスタＰＴｓのエ
ミッタ電極３１は前記集電電極２５と共通化されている
。しかして、各段のパイロットサイリスタＰＴ２ 、Ｐ
Ｔ３ 、ＰＴ４ 。
．３０．３１を形成すると共に、Ｐベース層２３上に各
ゲート電極３２，３３．３４．３５を形成して構成され
る。このうち、第５のパイロットサイリスタＰＴｓのエ
ミッタ電極３１は前記集電電極２５と共通化されている
。しかして、各段のパイロットサイリスタＰＴ２ 、Ｐ
Ｔ３ 、ＰＴ４ 。
ＰＴｓの各ゲート電極３２．３３．３４．３５はそれぞ
れ前段のパイロットサイリスタＰＴ１゜ＰＴ２ 、ＰＴ
３ 、ＰＴ４の各エミッタ電極２７゜２８．２９．３０
にへ１線等のリード配線３６により順次電気的に接続さ
れている。
れ前段のパイロットサイリスタＰＴ１゜ＰＴ２ 、ＰＴ
３ 、ＰＴ４の各エミッタ電極２７゜２８．２９．３０
にへ１線等のリード配線３６により順次電気的に接続さ
れている。
さらに、第１パイロツトサイリスタＰＴＩの内周部に湾
曲部４０を持ったＰベース層４１が第１図で説明した方
法により形成されている。３７はカソード電極、３８は
アノード電極、３９はＰベース短絡部である。
曲部４０を持ったＰベース層４１が第１図で説明した方
法により形成されている。３７はカソード電極、３８は
アノード電極、３９はＰベース短絡部である。
第５図は本サイリスタの等何回路である。同図において
、Ｃｊは中央接合部Ｊ２の接合容量、Ｄ１〜Ｄ５は第１
〜第５パイロツ１〜サイリスタのＮエミッタ２４ａ〜２
４ｅとＰベース２３から成るダイオード、ＤＭは集電電
極２５と短絡部３９の間にあるメインサイリスタのＮエ
ミッタ２４ｆとＰベース２３から成るダイオード、Ｒ１
−Ｒ５は第１〜第５パイロツトサイリスタのＰベース層
２３の横方向抵抗、ＲＭは集電電極２５と短絡部３９の
間にあるメインサイリスタのＰベース層２３の横方向抵
抗を表わしている。又、Ａはアノード電極３８、Ｋはカ
ソード電極３７、しは集電電極２５である。
、Ｃｊは中央接合部Ｊ２の接合容量、Ｄ１〜Ｄ５は第１
〜第５パイロツ１〜サイリスタのＮエミッタ２４ａ〜２
４ｅとＰベース２３から成るダイオード、ＤＭは集電電
極２５と短絡部３９の間にあるメインサイリスタのＮエ
ミッタ２４ｆとＰベース２３から成るダイオード、Ｒ１
−Ｒ５は第１〜第５パイロツトサイリスタのＰベース層
２３の横方向抵抗、ＲＭは集電電極２５と短絡部３９の
間にあるメインサイリスタのＰベース層２３の横方向抵
抗を表わしている。又、Ａはアノード電極３８、Ｋはカ
ソード電極３７、しは集電電極２５である。
さて、このように構成された本サイリスタのアノード電
極３８、カソード電極３７間に順方向の過電圧を印加す
ると、湾曲部４０で電界が集中し電圧降服が起る。この
電圧降服によって発生する降服電流ＩＲは第１パイロツ
トサイリスタＰＴ１のＰベース層３２を横方向に流れ、
Ｐベース層２３に設けた集電電極２５を介したのち、Ｐ
ベース層２３とカソード電極、３７との間に設けられた
短絡部３９を介してカソード電極３７に流れこむ。
極３８、カソード電極３７間に順方向の過電圧を印加す
ると、湾曲部４０で電界が集中し電圧降服が起る。この
電圧降服によって発生する降服電流ＩＲは第１パイロツ
トサイリスタＰＴ１のＰベース層３２を横方向に流れ、
Ｐベース層２３に設けた集電電極２５を介したのち、Ｐ
ベース層２３とカソード電極、３７との間に設けられた
短絡部３９を介してカソード電極３７に流れこむ。
この結果、降服電流ＩＲｔＪ第１パイロットサイリスタ
ＰＴ工領域のＰベース層２３の横方向抵抗に電位差を発
生させ、第１パイロツトサイリスタＰＴＩのＮエミツタ
層２４ａを順方向にバイアスする。この順方向バイアス
電圧埴が上記Ｎエミツタ層２４ａとＰベース層２３との
間の接合部の拡散電位値に近づくと、上記Ｎエミツタ層
２４ａから電子の注入が急激に増加し、第１パイロツト
サイリスタＰＴ１は過電圧ターンオンする。この第１パ
イロツトサイリスタＰＴｌのオン電流は配線３６を介し
て第２パイロツトサイリスタＰＴ２のゲート電極３２に
ゲート電流として流れ、第２パイロツトサイリスタＰＴ
２をターンオンさせる。
ＰＴ工領域のＰベース層２３の横方向抵抗に電位差を発
生させ、第１パイロツトサイリスタＰＴＩのＮエミツタ
層２４ａを順方向にバイアスする。この順方向バイアス
電圧埴が上記Ｎエミツタ層２４ａとＰベース層２３との
間の接合部の拡散電位値に近づくと、上記Ｎエミツタ層
２４ａから電子の注入が急激に増加し、第１パイロツト
サイリスタＰＴ１は過電圧ターンオンする。この第１パ
イロツトサイリスタＰＴｌのオン電流は配線３６を介し
て第２パイロツトサイリスタＰＴ２のゲート電極３２に
ゲート電流として流れ、第２パイロツトサイリスタＰＴ
２をターンオンさせる。
同様にして第３〜第５のパイロットサイリスタＰＴ３〜
ＰＴｓが順次ターンオンする。そして第５パイロツトサ
イリスタＰＴｓのターンオン電流は、集電電極２５から
短絡部３９を介してカソード電極３７にメインサイリス
タＭＴのゲート電流として流れメインサイリスタがター
ンオンすることになる。
ＰＴｓが順次ターンオンする。そして第５パイロツトサ
イリスタＰＴｓのターンオン電流は、集電電極２５から
短絡部３９を介してカソード電極３７にメインサイリス
タＭＴのゲート電流として流れメインサイリスタがター
ンオンすることになる。
又、本サイリスタでは各パイロットサイリスタＰＴｉ〜
ＰＴｓがターンオンする過程において、前段のパイロッ
トサイリスタ〈第２パイロツトサイリスタに対し第１パ
イロツトザイリスタが前段、同様にＰＴｓに対しＰＴ２
、ＰＴ４に対しＰＴｓ、ＰＴｓに対しＰＴ４が前段で
ある）のオン電流が後段のパイロットサイリスタのゲー
ト電極に流れる時、後段のパイロットサイリスタのＰベ
ース層２３の横方向抵抗に電位差を発生させ、後段のパ
イロットサイリスタのＮエミツタ層を順バイアスすると
同時に、前段のパイロットサイリスタのＮエミツタ層を
逆バイアスする様に機能する。このため、この前段のＮ
エミツタ層からの電子の注入が抑制され、オン電流の急
激な流出を抑える働きをづる。この結果、ターンオン初
期に初期点弧領域の狭い第１パイロツトサイリスタＰＴ
１に流れる突入電流を大幅に低減できる。
ＰＴｓがターンオンする過程において、前段のパイロッ
トサイリスタ〈第２パイロツトサイリスタに対し第１パ
イロツトザイリスタが前段、同様にＰＴｓに対しＰＴ２
、ＰＴ４に対しＰＴｓ、ＰＴｓに対しＰＴ４が前段で
ある）のオン電流が後段のパイロットサイリスタのゲー
ト電極に流れる時、後段のパイロットサイリスタのＰベ
ース層２３の横方向抵抗に電位差を発生させ、後段のパ
イロットサイリスタのＮエミツタ層を順バイアスすると
同時に、前段のパイロットサイリスタのＮエミツタ層を
逆バイアスする様に機能する。このため、この前段のＮ
エミツタ層からの電子の注入が抑制され、オン電流の急
激な流出を抑える働きをづる。この結果、ターンオン初
期に初期点弧領域の狭い第１パイロツトサイリスタＰＴ
１に流れる突入電流を大幅に低減できる。
次に本サイリスタにｄｖ／ ｄｔｌｉの大きなノイズ電
圧を印加した場合について第５図を参照して考える。同
図に示すＡ、に間にノイズ電圧を印加すると、Ｃｊに変
位電流が発生する。この変位電流は各パイロットサイリ
スタＰＴＩ〜ＰＴｓのＰベース層２３の横方向抵抗Ｒ１
〜Ｒ５を介したのち集電電極２５、短絡部３９を介して
カソード電極３７に流れる。この時変位電流はＲ１−Ｒ
５にＶ１〜■５の電圧降下を発生し、Ｄ１〜Ｄ５を順方
向にバイアスする。このＤ１〜Ｄ５にかかるバイアス電
圧はそれぞれＶ。１．ＶＯ２，ＶＯ２゜Ｖｏ＋、Ｖｏｉ
とすると次の様になる。
圧を印加した場合について第５図を参照して考える。同
図に示すＡ、に間にノイズ電圧を印加すると、Ｃｊに変
位電流が発生する。この変位電流は各パイロットサイリ
スタＰＴＩ〜ＰＴｓのＰベース層２３の横方向抵抗Ｒ１
〜Ｒ５を介したのち集電電極２５、短絡部３９を介して
カソード電極３７に流れる。この時変位電流はＲ１−Ｒ
５にＶ１〜■５の電圧降下を発生し、Ｄ１〜Ｄ５を順方
向にバイアスする。このＤ１〜Ｄ５にかかるバイアス電
圧はそれぞれＶ。１．ＶＯ２，ＶＯ２゜Ｖｏ＋、Ｖｏｉ
とすると次の様になる。
Ｖｏｔ＝ＶＩ Ｖ２
＝ （Ｒ１−Ｒ２） −Ｃｊ −ｄｖ／ｄｔＶｏ ２
＝Ｖ２−Ｖ３ ＝ （Ｒ２−Ｒ：ｌ ） −Ｃｊ −ｄｖ／ｄｔＶｏ
３ ＝Ｖ３−Ｖ４ ＝ （Ｒ３−Ｒ４） ・Ｃｊ −ｄｖ／ｄｔＶｏ ４
＝Ｖ４−Ｖ５ ＝ （Ｒ４−Ｒｓ ） ・Ｃｊ −ｄｖ／ｄｔＶｏ ｓ
＝Ｖｓ ＝Ｒｓ ・Ｃｊ −ｄｖ／ｄｔこの■。１〜
Ｖｏｓのいずれかの値がＤ１〜Ｄ５の拡散電位を越すと
、Ｎエミツタ層から電子の注入が急増し、このサイリス
タはｄｖ／ｄｔターンオンする。この時のノイズ電圧の
ｄｖｌ ｄｔ値がこのサイリスタのｄｖｌ ｄｔ耐但と
なる。ここで、Ｖｏｔ＋Ｖｏ ２１ Ｖｏ ３＋ Ｖｏ
４の値がＶ。５と等しくなる様にＲ１−Ｒ５を設計し
た場合、（Ｒ１−Ｒ２）＝ （Ｒ２−Ｒ３） ＝ （Ｒ
Ｂ −Ｒ４） ＝ （Ｒ４−Ｒｓ ）となり、Ｒ１＝５
Ｒｓ 、Ｒ２＝４Ｒｓ 。
＝Ｖ２−Ｖ３ ＝ （Ｒ２−Ｒ：ｌ ） −Ｃｊ −ｄｖ／ｄｔＶｏ
３ ＝Ｖ３−Ｖ４ ＝ （Ｒ３−Ｒ４） ・Ｃｊ −ｄｖ／ｄｔＶｏ ４
＝Ｖ４−Ｖ５ ＝ （Ｒ４−Ｒｓ ） ・Ｃｊ −ｄｖ／ｄｔＶｏ ｓ
＝Ｖｓ ＝Ｒｓ ・Ｃｊ −ｄｖ／ｄｔこの■。１〜
Ｖｏｓのいずれかの値がＤ１〜Ｄ５の拡散電位を越すと
、Ｎエミツタ層から電子の注入が急増し、このサイリス
タはｄｖ／ｄｔターンオンする。この時のノイズ電圧の
ｄｖｌ ｄｔ値がこのサイリスタのｄｖｌ ｄｔ耐但と
なる。ここで、Ｖｏｔ＋Ｖｏ ２１ Ｖｏ ３＋ Ｖｏ
４の値がＶ。５と等しくなる様にＲ１−Ｒ５を設計し
た場合、（Ｒ１−Ｒ２）＝ （Ｒ２−Ｒ３） ＝ （Ｒ
Ｂ −Ｒ４） ＝ （Ｒ４−Ｒｓ ）となり、Ｒ１＝５
Ｒｓ 、Ｒ２＝４Ｒｓ 。
Ｒ３＝３Ｒｓ 、Ｒ４＝２Ｒｓとなる。すなわち、本サ
イリスタのｄｖｌ ｄｔ′＃４ｍは第５パイロツトサイ
リスタＰ丁ＳのＰベース層２３の横方向抵抗Ｒ５の設定
で決り、第１パイロツトサイリスタＰＴ１のＰベース層
２３の横方向抵抗Ｒ１はその５倍にすることができる。
イリスタのｄｖｌ ｄｔ′＃４ｍは第５パイロツトサイ
リスタＰ丁ＳのＰベース層２３の横方向抵抗Ｒ５の設定
で決り、第１パイロツトサイリスタＰＴ１のＰベース層
２３の横方向抵抗Ｒ１はその５倍にすることができる。
この時の第１パイロツトサイリスタＰＴ１のゲート感度
は、ｄｖｌ ｄｔ耐量値を本サイリスタのｄｖｌ ｄｔ
耐量値と等しくした従来のサイリスタのゲート感度の５
倍である。
は、ｄｖｌ ｄｔ耐量値を本サイリスタのｄｖｌ ｄｔ
耐量値と等しくした従来のサイリスタのゲート感度の５
倍である。
以上説明した様に、本実施例のサイリスタによればｄｖ
ｌ ｄｔｉ４１を損うことなくパイロットサイリスタの
ゲート感度を大幅に高めることができ、また、ターンオ
ン初期のパイロットサイリスタの突入電流を低減できる
ため、大幅なｄｉ／ ｄｔｉｌｉｔの改善がはかれる。
ｌ ｄｔｉ４１を損うことなくパイロットサイリスタの
ゲート感度を大幅に高めることができ、また、ターンオ
ン初期のパイロットサイリスタの突入電流を低減できる
ため、大幅なｄｉ／ ｄｔｉｌｉｔの改善がはかれる。
従って、過電圧の印加に対して安全にターンオンできる
過電圧保護機能付サイリスタを提供することができる。
過電圧保護機能付サイリスタを提供することができる。
具体例をあげれば、第１パイｂツトサイリスタの内周部
に直径０．５Ｍの湾曲部４０を設け、ゲート感度をＩ。
に直径０．５Ｍの湾曲部４０を設け、ゲート感度をＩ。
■＝１．５ｍＡにした時、ｄｖｌ ｄｔ耐量が３０００
Ｖ／、ｃｚｓ以上、６ｋＶの過電圧からｄｉ／ｄｔが３
００Ａ／μＳ以上で安全にターンオンすることができた
。
Ｖ／、ｃｚｓ以上、６ｋＶの過電圧からｄｉ／ｄｔが３
００Ａ／μＳ以上で安全にターンオンすることができた
。
なお、本実施例では電圧降服領域として湾曲部４０を持
ったＰベース層４１を設けた例を説明したが、この電圧
降服領域は他の方法で設けてもよい。例えばＮベース層
の一部をＰベース層に突出させてその接合の一部に湾曲
部を設けるように構成したり、Ｎベース層の不純物濃度
やキャリアライフタイムを他の領域よりも大きくする方
法でもよい。又、パイロットサイリスタの構成数やその
構成配置も実施例に限定されるものではない。要は、Ｐ
ベース層に設けられた集電電極に取囲まれる様に複数の
パイロットサイリスタを配し、前述した方法で順次電気
的に接続構成したサイリスタにおいて第１パイロツトサ
イリスタの内周部に降服電圧値が伯の領域より低い領域
を設けてあればよい。又、本発明のすオリスタでは、第
１パイロツトサイリスタの領域のＰベースの露出部近傍
に光トリガ信号を照射して光ターンオンさせたり、ゲー
ト電極を設けて電気トリガ、信号でターンオンさせるこ
とも可能である。
ったＰベース層４１を設けた例を説明したが、この電圧
降服領域は他の方法で設けてもよい。例えばＮベース層
の一部をＰベース層に突出させてその接合の一部に湾曲
部を設けるように構成したり、Ｎベース層の不純物濃度
やキャリアライフタイムを他の領域よりも大きくする方
法でもよい。又、パイロットサイリスタの構成数やその
構成配置も実施例に限定されるものではない。要は、Ｐ
ベース層に設けられた集電電極に取囲まれる様に複数の
パイロットサイリスタを配し、前述した方法で順次電気
的に接続構成したサイリスタにおいて第１パイロツトサ
イリスタの内周部に降服電圧値が伯の領域より低い領域
を設けてあればよい。又、本発明のすオリスタでは、第
１パイロツトサイリスタの領域のＰベースの露出部近傍
に光トリガ信号を照射して光ターンオンさせたり、ゲー
ト電極を設けて電気トリガ、信号でターンオンさせるこ
とも可能である。
第１図は従来のサイリスタの断面図、第２図はゲート感
度とｄｉ／ｄｔ耐量の関係を示す図、第３図は本発明の
実施例の平面図、第４図はその断面図、第５図はその等
価回路図である。 ＭＴ・・・メインサイリスタ、ＰＴｒ〜ＰＴｓ・・・パ
イロットサイリスタ、２１・・・Ｐエミッタ層、２２・
・・Ｎベース層、２３．４１・・・Ｐベース層、２４ａ
〜２４ｆ・・・Ｎエミツタ層、２５・・・集電電極、４
０・・・湾曲部。
度とｄｉ／ｄｔ耐量の関係を示す図、第３図は本発明の
実施例の平面図、第４図はその断面図、第５図はその等
価回路図である。 ＭＴ・・・メインサイリスタ、ＰＴｒ〜ＰＴｓ・・・パ
イロットサイリスタ、２１・・・Ｐエミッタ層、２２・
・・Ｎベース層、２３．４１・・・Ｐベース層、２４ａ
〜２４ｆ・・・Ｎエミツタ層、２５・・・集電電極、４
０・・・湾曲部。
Claims (1)
- 【特許請求の範囲】 （１） 導電型を交互に異ならせて積層された４つの半
導体層からなる主サイリスタのベース層中に上記主サイ
リスタのエミツタ層を除く他の３つの半導体層を共有す
る複数のパイロットサイリスタのエミツタ層を上記主サ
イリスタのエミツタ層と同導電型にそれぞれ形成してな
るサイリスタにおいて、上記各パイロットサイリスクを
主サイリスタのエミツタ層に隣接するベース層上に設け
た集電電極の内側にそれぞれ配置し、かつ各パイロット
サイリスタのエミツタ層に囲まれるベース層上にそれぞ
れゲートＮ極を形成し、これらの各パイロットサイリス
タのゲート電極を順次前段のパイロットサイリスタのエ
ミツタ層上に設けられたエミッタ電極に電気的に接続し
、最終段のパイロットサイリスタのエミッタ電極を前記
集電電極と共通化するとともに、前記複数のパイロット
サイリスクのうち第１のパイロットサイリスタ領域の内
周部に順方向阻止電圧値が他の領域よりも低い電圧降服
領域を設けたことを特徴とする過電圧保護機能付サイリ
スタ。 （ａ 前記電圧降服の低い領域はＰベース層の一部をＮ
ベース層内に突出させてその接合の一部に湾曲部を設け
て構成したことを特徴とする特許請求の範囲第１項記載
の過電圧保護機能付サイリスタ。 （３） 前記複数のパイロットサイリスタのうち第１の
パイロットサイリスタを光１〜リガ信号により点弧駆動
することを特徴とする特許請求の範囲第１項記載の過電
圧保護機能付サイリスタ。 （４）前記電圧降服の低い領域はＮベースのキャリヤラ
イフタイムを他の領域より大きくして構成したことを特
徴とする特許請求の範囲第１項記載の過電圧保護機能付
サイリスタ。 （５） 前記電圧降服の低い領域は、Ｎベース層の一部
をＰベース層内に突出させて、その接合の一部に湾曲を
設けて構成したことを特徴とする特許請求の範囲第１項
記載の過電圧保護機能付サイリスタ。 （６）前記電圧降服の低い領域は、Ｎベースの不純物濃
度を他の領域より大きくして構成したことを特徴とする
特許請求の範囲第１項記載の過電圧保護機能付サイリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214601A JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58214601A JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60106170A true JPS60106170A (ja) | 1985-06-11 |
| JPH0210585B2 JPH0210585B2 (ja) | 1990-03-08 |
Family
ID=16658408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58214601A Granted JPS60106170A (ja) | 1983-11-15 | 1983-11-15 | 過電圧保護機能付サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60106170A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413275A (en) * | 1977-07-01 | 1979-01-31 | Internatl Rectifier Corp Japan Ltd | Controlled rectifying element of semiconductor |
| JPS5473585A (en) * | 1977-11-25 | 1979-06-12 | Nec Corp | Gate turn-off thyristor |
| JPS5515202A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor controlling rectifier |
| JPS583283A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
-
1983
- 1983-11-15 JP JP58214601A patent/JPS60106170A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413275A (en) * | 1977-07-01 | 1979-01-31 | Internatl Rectifier Corp Japan Ltd | Controlled rectifying element of semiconductor |
| JPS5473585A (en) * | 1977-11-25 | 1979-06-12 | Nec Corp | Gate turn-off thyristor |
| JPS5515202A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor controlling rectifier |
| JPS583283A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| JPS583282A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0210585B2 (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500546A (en) | ESD protection circuits using Zener diodes | |
| CN108701693B (zh) | 用于静电放电保护的嵌入式pmos触发可控硅整流器 | |
| US7868387B2 (en) | Low leakage protection device | |
| US5808342A (en) | Bipolar SCR triggering for ESD protection of high speed bipolar/BiCMOS circuits | |
| JP3352349B2 (ja) | 双方向サイリスタ素子 | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| JP3337493B2 (ja) | 過電圧保護半導体スイッチ | |
| US20120098046A1 (en) | Electrostatic discharge protection device | |
| CN106298816A (zh) | 集成淬灭电阻的单光子雪崩二极管及其制造方法 | |
| KR940010555B1 (ko) | 과전압 보호 기능부 반도체 장치 | |
| EP0676808A1 (de) | Integrierte Treiberschaltungsanordnung für ein induktives Lastelement | |
| JP2007335441A (ja) | 静電破壊保護装置 | |
| JPS594075A (ja) | サイリスタ | |
| DE3787848T2 (de) | Halbleiterdiode. | |
| JPS60115263A (ja) | 半導体装置 | |
| JPH0154865B2 (ja) | ||
| JP2668887B2 (ja) | パワーｍｏｓｆｅｔおよびその製造方法 | |
| EP0108874A1 (en) | Radiation-controllable thyristor | |
| GB2208257A (en) | Overvoltage protector | |
| JPH0210585B2 (ja) | ||
| JPS63260078A (ja) | 過電圧自己保護型サイリスタ | |
| JPS61202465A (ja) | 過電圧保護機能付サイリスタ | |
| JPH027190B2 (ja) | ||
| JP2609608B2 (ja) | 半導体装置 | |
| KR100487413B1 (ko) | 이에스디(esd)보호회로 |