JPH0831431B2 - 検査方法 - Google Patents
検査方法Info
- Publication number
- JPH0831431B2 JPH0831431B2 JP28467387A JP28467387A JPH0831431B2 JP H0831431 B2 JPH0831431 B2 JP H0831431B2 JP 28467387 A JP28467387 A JP 28467387A JP 28467387 A JP28467387 A JP 28467387A JP H0831431 B2 JPH0831431 B2 JP H0831431B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- annular plate
- map
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、検査方法に関する。
（従来の技術） 一般に、半導体デバイスの製造においては、ほぼ円板
状に形成された半導体ウエハ上に多数の半導体デバイス
を形成し、ダイシングソーによって個々の半導体デバイ
スに切断する。
状に形成された半導体ウエハ上に多数の半導体デバイス
を形成し、ダイシングソーによって個々の半導体デバイ
スに切断する。
このようなダイシング工程においては、従来第３図に
示すようなダイシング装置を使用している。すなわち、
ダイシング装置１は、中央に開口部２を有する環状板か
らなり、裏面側からこの開口部２を塞ぐように粘着性シ
ール３を貼着し、開口部２部分に露出した粘着性シール
３に半導体ウエハ４を貼り付けることによって、ダイシ
ング装置１に半導体ウエハ４を固定する。そして、ダイ
シングソーにより、半導体ウエハ４に形成された図示し
ないスクライブラインに沿って切断し、これらの半導体
デバイスの中から良品を選別して取り出す。なお、この
時の良品および不良品の選別のため、ダイシング工程の
前工程であるプロービング工程において個々の半導体デ
バイスについて試験測定を行い、例えば不良品の半導体
デバイスには、インカーによってインキングを行い、こ
のインクの有無によって良品、不良品の識別を行ってい
る。
示すようなダイシング装置を使用している。すなわち、
ダイシング装置１は、中央に開口部２を有する環状板か
らなり、裏面側からこの開口部２を塞ぐように粘着性シ
ール３を貼着し、開口部２部分に露出した粘着性シール
３に半導体ウエハ４を貼り付けることによって、ダイシ
ング装置１に半導体ウエハ４を固定する。そして、ダイ
シングソーにより、半導体ウエハ４に形成された図示し
ないスクライブラインに沿って切断し、これらの半導体
デバイスの中から良品を選別して取り出す。なお、この
時の良品および不良品の選別のため、ダイシング工程の
前工程であるプロービング工程において個々の半導体デ
バイスについて試験測定を行い、例えば不良品の半導体
デバイスには、インカーによってインキングを行い、こ
のインクの有無によって良品、不良品の識別を行ってい
る。
（発明が解決しようとする問題点） 一般に、半導体ウエハには、識別用の記号、例えば文
字、数字、バーコード等が印字されているが、半導体デ
バイスの製造工程において、半導体ウエハ上に複数層の
膜を形成する工程を経るため識別用の記号の上にも複数
層の膜が形成されてしまい、プローブ装置によって試験
測定を行うなどの最終側の工程においては、このような
識別用の記号を機械的に読取ることは困難になる。ま
た、ダイシング工程で半導体ウエハを個々の半導体デバ
イスに切断した後は、上記識別用の記号を機械的に読取
ることは不可能になる。
字、数字、バーコード等が印字されているが、半導体デ
バイスの製造工程において、半導体ウエハ上に複数層の
膜を形成する工程を経るため識別用の記号の上にも複数
層の膜が形成されてしまい、プローブ装置によって試験
測定を行うなどの最終側の工程においては、このような
識別用の記号を機械的に読取ることは困難になる。ま
た、ダイシング工程で半導体ウエハを個々の半導体デバ
イスに切断した後は、上記識別用の記号を機械的に読取
ることは不可能になる。
このように半導体ウエハの識別が困難なため、プロー
ブ装置による試験測定の際に、良品および不良品半導体
デバイスの半導体ウエハ上の位置を表すマップがデータ
として得られるにもかかわらず、後工程においてこのマ
ップと半導体ウエハとの付き合せが困難となり、このた
め従来は、上記マップに従って不良品半導体デバイスに
インキングを行い、このインクの有無によって良品、不
良品の選別を行っている。
ブ装置による試験測定の際に、良品および不良品半導体
デバイスの半導体ウエハ上の位置を表すマップがデータ
として得られるにもかかわらず、後工程においてこのマ
ップと半導体ウエハとの付き合せが困難となり、このた
め従来は、上記マップに従って不良品半導体デバイスに
インキングを行い、このインクの有無によって良品、不
良品の選別を行っている。
しかしながら、インキングを行うと、インクが飛散し
て良品半導体デバイスに付着することがあるという問題
や、インクを乾燥させるためのベーキングが必要とな
り、工程数が増加し、生産性が悪化する等の問題があ
る。
て良品半導体デバイスに付着することがあるという問題
や、インクを乾燥させるためのベーキングが必要とな
り、工程数が増加し、生産性が悪化する等の問題があ
る。
本発明は、かかる従来の事情に対処してなされたもの
で、インキングおよびインキングにともなうベーキング
工程を削除可能とする検査方法を提供しようとするもの
である。
で、インキングおよびインキングにともなうベーキング
工程を削除可能とする検査方法を提供しようとするもの
である。
［発明の構成］ （問題点を解決するための手段） すなわち本発明は、半導体ウエハにプロービングし、
この半導体ウエハに形成された個々の半導体デバイスに
ついて試験測定を行い、これらの半導体デバイスの良、
不良の測定結果を示すマップを得る工程と、 この工程で得られた前記マップを、中央に設けられた
開口部を閉塞する如く貼着された粘着性シールにより前
記半導体ウエハを保持する環状板に設けられた電気回路
装置に書き込む工程と、 前記半導体ウエハ保持した前記環状板を搬送する工程
と、 この工程によって搬送された前記環状板に保持された
前記半導体ウエハをダイシングするとともに、当該環状
板に設けられた前記電気回路装置から前記マップを読取
り、このマップに従ってダイシングされた前記半導体ウ
エハの前記半導体デバイスの良品を選別する工程と を具備したことを特徴とする。
この半導体ウエハに形成された個々の半導体デバイスに
ついて試験測定を行い、これらの半導体デバイスの良、
不良の測定結果を示すマップを得る工程と、 この工程で得られた前記マップを、中央に設けられた
開口部を閉塞する如く貼着された粘着性シールにより前
記半導体ウエハを保持する環状板に設けられた電気回路
装置に書き込む工程と、 前記半導体ウエハ保持した前記環状板を搬送する工程
と、 この工程によって搬送された前記環状板に保持された
前記半導体ウエハをダイシングするとともに、当該環状
板に設けられた前記電気回路装置から前記マップを読取
り、このマップに従ってダイシングされた前記半導体ウ
エハの前記半導体デバイスの良品を選別する工程と を具備したことを特徴とする。
（作用） 上記構成の本発明の検査方法では、半導体ウエハにプ
ロービングし、この半導体ウエハに形成された個々の半
導体デバイスについて試験測定を行い、これらの半導体
デバイスの良、不良の測定結果を示すマップを得る工程
と、 この工程で得られた前記マップを、中央に設けられた
開口部を閉塞する如く貼着された粘着性シールにより前
記半導体ウエハを保持する環状板に設けられた電気回路
装置に書き込む工程と、 前記半導体ウエハ保持した前記環状板を搬送する工程
と、 この工程によって搬送された前記環状板に保持された
前記半導体ウエハをダイシングするとともに、当該環状
板に設けられた前記電気回路装置から前記マップを読取
り、このマップに従ってダイシングされた前記半導体ウ
エハの前記半導体デバイスの良品を選別する工程と を具備している。
ロービングし、この半導体ウエハに形成された個々の半
導体デバイスについて試験測定を行い、これらの半導体
デバイスの良、不良の測定結果を示すマップを得る工程
と、 この工程で得られた前記マップを、中央に設けられた
開口部を閉塞する如く貼着された粘着性シールにより前
記半導体ウエハを保持する環状板に設けられた電気回路
装置に書き込む工程と、 前記半導体ウエハ保持した前記環状板を搬送する工程
と、 この工程によって搬送された前記環状板に保持された
前記半導体ウエハをダイシングするとともに、当該環状
板に設けられた前記電気回路装置から前記マップを読取
り、このマップに従ってダイシングされた前記半導体ウ
エハの前記半導体デバイスの良品を選別する工程と を具備している。
したがって、例えば電気的あるいは光学的にこれらの
情報を読み取り、半導体ウエハを識別することができ、
プローブ装置によって作成された前述のマップと半導体
ウエハとの付き合せを行うことができ、マップに従って
処理を行うことができる。このため、インキングは不要
となる。
情報を読み取り、半導体ウエハを識別することができ、
プローブ装置によって作成された前述のマップと半導体
ウエハとの付き合せを行うことができ、マップに従って
処理を行うことができる。このため、インキングは不要
となる。
（実施例） 以下本発明の検査方法を図面を参照して実施例につい
て説明する。
て説明する。
ダイシング装置11は、中央に開口部12を有する環状板
からなり、裏面側からこの開口部12を塞ぐように粘着性
シール13を貼着し、開口部12部分に露出した粘着性シー
ル13に半導体ウエハ14を貼り付けることによって、ダイ
シング装置11に半導体ウエハ14を固定する。
からなり、裏面側からこの開口部12を塞ぐように粘着性
シール13を貼着し、開口部12部分に露出した粘着性シー
ル13に半導体ウエハ14を貼り付けることによって、ダイ
シング装置11に半導体ウエハ14を固定する。
また、例えばダイシング装置11の環状板上側部分に
は、規則正しく配列された複数の透孔15が形成されてい
る。これらの透孔15は、開口部12部分に貼り付けられた
半導体ウエハ14についての情報を表示するためのもの
で、開口部12と同様にこれらの透孔15を閉塞するよう粘
着性シール13を貼着し、例えばレーザ装置や機械的な針
状物等で所定の透孔15部位にのみ貫通孔を穿設すること
により、この貫通孔の有無および位置によって例えば半
導体ウエハ14のIDコード等を表す。
は、規則正しく配列された複数の透孔15が形成されてい
る。これらの透孔15は、開口部12部分に貼り付けられた
半導体ウエハ14についての情報を表示するためのもの
で、開口部12と同様にこれらの透孔15を閉塞するよう粘
着性シール13を貼着し、例えばレーザ装置や機械的な針
状物等で所定の透孔15部位にのみ貫通孔を穿設すること
により、この貫通孔の有無および位置によって例えば半
導体ウエハ14のIDコード等を表す。
上記構成のこの実施例のウエハのダイシング装置11を
用いた場合、ダイシングソーにより、半導体ウエハ14に
形成された図示しないスクライブラインに沿って切断
し、これらの半導体デバイスの中から良品を選別して取
り出す際に、透孔15によって表示されるIDコードを、例
えばレーザ光、フォトダイオード等を用いた光学的な装
置によって読み取ることにより、半導体ウエハ14を識別
することができる。したがって、プローブ装置による半
導体デバイスの試験測定後、例えば他の工場に搬送して
ダイシングを行う場合等でも、プローブ装置による測定
によって得られたマップと半導体ウエハのIDコードとの
付き合せを行うことができ、測定結果のマップとIDコー
ドを良品選別工程に送ることにより、正確にマップに従
って良品の選別を行うことができる。このため、インキ
ングは不要となる。
用いた場合、ダイシングソーにより、半導体ウエハ14に
形成された図示しないスクライブラインに沿って切断
し、これらの半導体デバイスの中から良品を選別して取
り出す際に、透孔15によって表示されるIDコードを、例
えばレーザ光、フォトダイオード等を用いた光学的な装
置によって読み取ることにより、半導体ウエハ14を識別
することができる。したがって、プローブ装置による半
導体デバイスの試験測定後、例えば他の工場に搬送して
ダイシングを行う場合等でも、プローブ装置による測定
によって得られたマップと半導体ウエハのIDコードとの
付き合せを行うことができ、測定結果のマップとIDコー
ドを良品選別工程に送ることにより、正確にマップに従
って良品の選別を行うことができる。このため、インキ
ングは不要となる。
第２図は他の実施例のウエハのダイシング装置を示す
もので、この実施例では、半導体ウエハ14についての情
報を示す手段として透孔15に換えて、電気的に情報を記
憶する電気回路装置、例えば小型のICカード20が、例え
ばダイシング装置11の環状板上側部分固着されている。
もので、この実施例では、半導体ウエハ14についての情
報を示す手段として透孔15に換えて、電気的に情報を記
憶する電気回路装置、例えば小型のICカード20が、例え
ばダイシング装置11の環状板上側部分固着されている。
上記構成のこの実施例のウエハのダイシング装置で
は、前述の実施例と同様な効果を得られるとともに、例
えばプローブ装置による測定によって得られたマップを
直接ICカード20に書き込んでおくことも可能となる。
は、前述の実施例と同様な効果を得られるとともに、例
えばプローブ装置による測定によって得られたマップを
直接ICカード20に書き込んでおくことも可能となる。
なお、これらの実施例では、半導体ウエハ14について
の情報を示す機構として透孔15を用いた例と、ICカード
20を用いた例について説明したが、本発明はかかる実施
例に限定されるものではなく、半導体ウエハ14について
の情報を示す機構としてはどのような機構を用いてもよ
いことはもちろんである。ただし、ウエハのダイシング
装置11は、繰返し使用することが多いので、半導体ウエ
ハ14についての情報は、簡単に書き換えられる必要があ
る。
の情報を示す機構として透孔15を用いた例と、ICカード
20を用いた例について説明したが、本発明はかかる実施
例に限定されるものではなく、半導体ウエハ14について
の情報を示す機構としてはどのような機構を用いてもよ
いことはもちろんである。ただし、ウエハのダイシング
装置11は、繰返し使用することが多いので、半導体ウエ
ハ14についての情報は、簡単に書き換えられる必要があ
る。
［発明の効果］ 以上説明したように、本発明の検査方法によれば、イ
ンキングおよびインキングにともなうベーキング工程を
削除することができる。したがって、インクが飛散して
良品半導体デバイスに付着することがなく、また、工程
削減により生産性の向上を図ることができる。さらに、
リダンダンシー後の再測定も容易になり、面倒なインカ
ーの調整も不要となる。
ンキングおよびインキングにともなうベーキング工程を
削除することができる。したがって、インクが飛散して
良品半導体デバイスに付着することがなく、また、工程
削減により生産性の向上を図ることができる。さらに、
リダンダンシー後の再測定も容易になり、面倒なインカ
ーの調整も不要となる。
第１図は本発明の一実施例のウエハのダイシング装置を
示す正面図、第２図は他の実施例のウエハのダイシング
装置を示す正面図、第３図は従来のウエハのダイシング
装置を示す正面図である。 11……ダイシング装置、12……開口部、13……粘着性シ
ール、14……半導体ウエハ、15……透孔。
示す正面図、第２図は他の実施例のウエハのダイシング
装置を示す正面図、第３図は従来のウエハのダイシング
装置を示す正面図である。 11……ダイシング装置、12……開口部、13……粘着性シ
ール、14……半導体ウエハ、15……透孔。
Claims (1)
- 【請求項１】半導体ウエハにプロービングし、この半導
体ウエハに形成された個々の半導体デバイスについて試
験測定を行い、これらの半導体デバイスの良、不良の測
定結果を示すマップを得る工程と、 この工程で得られた前記マップを、中央に設けられた開
口部を閉塞する如く貼着された粘着性シールにより前記
半導体ウエハを保持する環状板に設けられた電気回路装
置に書き込む工程と、 前記半導体ウエハ保持した前記環状板を搬送する工程
と、 この工程によって搬送された前記環状板に保持された前
記半導体ウエハをダイシングするとともに、当該環状板
に設けられた前記電気回路装置から前記マップを読取
り、このマップに従ってダイシングされた前記半導体ウ
エハの前記半導体デバイスの良品を選別する工程と を具備したことを特徴とする検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28467387A JPH0831431B2 (ja) | 1987-11-11 | 1987-11-11 | 検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28467387A JPH0831431B2 (ja) | 1987-11-11 | 1987-11-11 | 検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125949A JPH01125949A (ja) | 1989-05-18 |
| JPH0831431B2 true JPH0831431B2 (ja) | 1996-03-27 |
Family
ID=17681499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28467387A Expired - Lifetime JPH0831431B2 (ja) | 1987-11-11 | 1987-11-11 | 検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831431B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2850018B2 (ja) * | 1989-06-30 | 1999-01-27 | 富士通株式会社 | 半導体基板の連続処理システム |
| JP4137471B2 (ja) * | 2002-03-04 | 2008-08-20 | 東京エレクトロン株式会社 | ダイシング方法、集積回路チップの検査方法及び基板保持装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136236A (ja) * | 1983-12-23 | 1985-07-19 | Toshiba Corp | ウエフア保持治具 |
| JPS62123735A (ja) * | 1985-11-22 | 1987-06-05 | Mitsubishi Electric Corp | ウエ−ハカセツト |
| JPS62136809A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | 工程管理用ｉｃカ−ド |
-
1987
- 1987-11-11 JP JP28467387A patent/JPH0831431B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125949A (ja) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6341209B2 (ja) | ||
| JPS6412094B2 (ja) | ||
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JPH05315207A (ja) | 半導体装置 | |
| JPH097977A (ja) | ダイシング装置及びダイシングシステム | |
| JP2000228341A (ja) | 半導体集積回路 | |
| JPH0831431B2 (ja) | 検査方法 | |
| JP2913609B2 (ja) | プロービング装置、プロービング方法およびプローブカード | |
| JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JPH0715927B2 (ja) | プローブ装置 | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 | |
| JPH04352314A (ja) | 半導体ウェハの識別方法 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPS58169924A (ja) | Ｉｃウエハの試験装置 | |
| KR100493990B1 (ko) | 반도체웨이퍼의식별자각인장치및그각인방법 | |
| JPS62220839A (ja) | 検査装置 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPH01125945A (ja) | 半導体ウエハ検査方法 | |
| JPS6031246A (ja) | マ−キング方法およびその装置 | |
| JPH0312463B2 (ja) | ||
| JPH05198465A (ja) | 半導体ウエハおよび半導体集積回路装置の製造方法 | |
| JPH0287540A (ja) | 半導体ウェハーの検査方法 | |
| JPH04174529A (ja) | ウェハーマーキング装置 | |
| KR0136602B1 (ko) | 반도체 웨이퍼의 식별방법 및 프로우브 장치 |