JPS6010841A - デ−タハイウエイにおけるノ−ドアドレスチエツク方式 - Google Patents
デ−タハイウエイにおけるノ−ドアドレスチエツク方式Info
- Publication number
- JPS6010841A JPS6010841A JP58117303A JP11730383A JPS6010841A JP S6010841 A JPS6010841 A JP S6010841A JP 58117303 A JP58117303 A JP 58117303A JP 11730383 A JP11730383 A JP 11730383A JP S6010841 A JPS6010841 A JP S6010841A
- Authority
- JP
- Japan
- Prior art keywords
- node
- station
- command
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
- H04L61/5046—Resolving address allocation conflicts; Testing of addresses
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はデータ伝送に係り、データ伝送路をループ状に
接続し、ステーションノードに接続されたデバイス間で
データの授受を行うデータハイウェイ方式の特にノード
アドレスチェック方式に関する。
接続し、ステーションノードに接続されたデバイス間で
データの授受を行うデータハイウェイ方式の特にノード
アドレスチェック方式に関する。
（２）技術の背景
データハイウェイシステムは第１図に示すように１台の
監視ノードＳｖと複数台のステーションノード５Ｔ（１
）−３Ｔ？＋とをデータ伝送路りにてループ状に接続し
、ステーションノードには少なくとも１台のデバイスＤ
ＴＥＯ−ＤＴＥｈが接続されデバイスは所望のデバイス
の間でステーションノード及びデータ伝送路を介してデ
ータの授受を行なうのである。
監視ノードＳｖと複数台のステーションノード５Ｔ（１
）−３Ｔ？＋とをデータ伝送路りにてループ状に接続し
、ステーションノードには少なくとも１台のデバイスＤ
ＴＥＯ−ＤＴＥｈが接続されデバイスは所望のデバイス
の間でステーションノード及びデータ伝送路を介してデ
ータの授受を行なうのである。
監視ノードＳＯがループ上に接続されているステーショ
ンノードのアドレスのチェックを行う際、従来は特定の
ステーションノードのアドレスに対してポーリングをか
け、その応答により、アドレスのチェックを行う方式が
一般的に用いられている。
ンノードのアドレスのチェックを行う際、従来は特定の
ステーションノードのアドレスに対してポーリングをか
け、その応答により、アドレスのチェックを行う方式が
一般的に用いられている。
（３）従来技術と問題点
しかしながら、ステーションノードアドレスが機番設定
ミス等により誤って重複して存在いる場合は、その検出
がなされない欠点があった。
ミス等により誤って重複して存在いる場合は、その検出
がなされない欠点があった。
（４）発明の目的
本発明の目的は上記の事情を鑑みてなされたものであり
、監視ノードＳ■からのコマンドを送出し、ループ上に
接続されているステーションノード順に応答と自分の番
号を返させ、その応答により、接続テーブル作成し、ノ
ードアドレスの特に重複割付けの検出を行うものである
。
、監視ノードＳ■からのコマンドを送出し、ループ上に
接続されているステーションノード順に応答と自分の番
号を返させ、その応答により、接続テーブル作成し、ノ
ードアドレスの特に重複割付けの検出を行うものである
。
（５）発明の構成
上記本発明の目的は、少なくとも１台のハイウェイ監視
ノードと複数台のステーションノードをループ状に接続
し、ステーションノードに接続されたデバイス間でデー
タの授受を行うデータハイウェイシステムにおいて、前
記監視ノードからステーションノードへ制御コマンドを
送出し、該コマンドを受信した第１のステーションノー
ドは、応答信号と共に自分のステーションノード番号を
付加し、監視ノードに返送し、同時に該ステーシコンノ
ード内に設けた応答フラグをセットする手段と、該応答
フラグがセントされているステーションノードは次回か
らの制御コマンドを無視する手段を設け、監視ノードに
は受信したステーションノード番号を順次記録したテー
ブルを設けて全ステーションノードのアドレスを確認す
ることを特徴とするデータハイウェイにおけるノードア
ドレスチェック方式によって達成される。
ノードと複数台のステーションノードをループ状に接続
し、ステーションノードに接続されたデバイス間でデー
タの授受を行うデータハイウェイシステムにおいて、前
記監視ノードからステーションノードへ制御コマンドを
送出し、該コマンドを受信した第１のステーションノー
ドは、応答信号と共に自分のステーションノード番号を
付加し、監視ノードに返送し、同時に該ステーシコンノ
ード内に設けた応答フラグをセットする手段と、該応答
フラグがセントされているステーションノードは次回か
らの制御コマンドを無視する手段を設け、監視ノードに
は受信したステーションノード番号を順次記録したテー
ブルを設けて全ステーションノードのアドレスを確認す
ることを特徴とするデータハイウェイにおけるノードア
ドレスチェック方式によって達成される。
（６）発明の実施例
以下本発明の詳細を図面によって説明する。
第２図は本発明における監視ノードの一実施例を示すも
のであり、１００，１０１は中継器、■０２はシリアル
データからパラレルデータに変換を行う直並列変換レジ
スタ、１０３はデータバラ ］ファレジスタ、１０４は
マルチプレクサ回路、■Ｏ５はパラレルデータからシリ
アルデータに変換を行う並直列変換レジスタ、１０６は
データハイウェイ全体の同期をとるための同期フラグ検
出回路、１０７は、フレームの一同時間を一定にするた
めのエラステイクメモリー、１０８は各回路が動作する
のに必要なりロック、タイミングを作成すする回路、１
０９は同期フラグ作成回路、１１０はオペレータとの対
話に用いるコンソール、Ｉｌｌはマイクロプロセッサ、
１１２はＲＯＭ、１１３はＲＡＭ、１１４は各ステーシ
ョンノードレスポンスをテーブル化するロギングレジス
タ、１１５はコマンドレジスタ、１１６はコンソールと
のインタフェース回路から成る。
のであり、１００，１０１は中継器、■０２はシリアル
データからパラレルデータに変換を行う直並列変換レジ
スタ、１０３はデータバラ ］ファレジスタ、１０４は
マルチプレクサ回路、■Ｏ５はパラレルデータからシリ
アルデータに変換を行う並直列変換レジスタ、１０６は
データハイウェイ全体の同期をとるための同期フラグ検
出回路、１０７は、フレームの一同時間を一定にするた
めのエラステイクメモリー、１０８は各回路が動作する
のに必要なりロック、タイミングを作成すする回路、１
０９は同期フラグ作成回路、１１０はオペレータとの対
話に用いるコンソール、Ｉｌｌはマイクロプロセッサ、
１１２はＲＯＭ、１１３はＲＡＭ、１１４は各ステーシ
ョンノードレスポンスをテーブル化するロギングレジス
タ、１１５はコマンドレジスタ、１１６はコンソールと
のインタフェース回路から成る。
第３図は本発明におけるステーションノードの一実施例
を示すものであり、２００．２０１は中継器、２０２は
直並列変換レジスタ、２０３はデータバッファレジスタ
、２０４はマルチプレクサ回路、２０５は並直列変換レ
ジスタ、２０６はデータハイウェイ全体の同期をとるた
めの同期フラグ検出回路、２０７は各回路が動作するの
に必要なりロツタ、タイミングを作成する回路、２０８
伝送路、デバイスからのデータを制御するための制御回
路、２０９は伝送路からデバイスへのデータのバッファ
メモリー、２１０はデバイスへのドライバ、２１１はデ
バイスからのレシーバ、２１２はデバイスから伝送路へ
のデータのバッファメモリ、２１３はステーションノー
ドアドレス設定回路、２１４はノードコマンドレジスタ
、２１５はノードレスポンスレジスタ、２１６はノード
ココマント、ノードレスポンスの制御〈行う回路である
。
を示すものであり、２００．２０１は中継器、２０２は
直並列変換レジスタ、２０３はデータバッファレジスタ
、２０４はマルチプレクサ回路、２０５は並直列変換レ
ジスタ、２０６はデータハイウェイ全体の同期をとるた
めの同期フラグ検出回路、２０７は各回路が動作するの
に必要なりロツタ、タイミングを作成する回路、２０８
伝送路、デバイスからのデータを制御するための制御回
路、２０９は伝送路からデバイスへのデータのバッファ
メモリー、２１０はデバイスへのドライバ、２１１はデ
バイスからのレシーバ、２１２はデバイスから伝送路へ
のデータのバッファメモリ、２１３はステーションノー
ドアドレス設定回路、２１４はノードコマンドレジスタ
、２１５はノードレスポンスレジスタ、２１６はノード
ココマント、ノードレスポンスの制御〈行う回路である
。
第４図は本発明における、伝送路を流れる情報の単位フ
レーム形式を示す。図からも明らかな様にフレームはフ
レームヘッダ部とデータ部とから成る。データ部はステ
ーションノードを介してデバイス間のデータの転送を行
う。
レーム形式を示す。図からも明らかな様にフレームはフ
レームヘッダ部とデータ部とから成る。データ部はステ
ーションノードを介してデバイス間のデータの転送を行
う。
第５図は本発明における、フレームヘッダの詳細を示す
。同期フラグ、ノードアドレス、ノードコマンド、ノー
ドレスポンス部から成る。同期フラグは監視ノードが一
定周期毎に定まったビントパターンを送出する。各ステ
ーションノードは一定周期毎に来る同期フラグにより、
伝送路側との５同期を確立しながらデータの授受を行う
。
。同期フラグ、ノードアドレス、ノードコマンド、ノー
ドレスポンス部から成る。同期フラグは監視ノードが一
定周期毎に定まったビントパターンを送出する。各ステ
ーションノードは一定周期毎に来る同期フラグにより、
伝送路側との５同期を確立しながらデータの授受を行う
。
第６図は本発明における、ノードアドレスを示す。監視
ノードが特定のステーションノードに対してコマンドを
送出する際は本エリアにステーションノードアドレスを
書込み、コマンドを送出する。
ノードが特定のステーションノードに対してコマンドを
送出する際は本エリアにステーションノードアドレスを
書込み、コマンドを送出する。
第７図は本発明における、ノードコマンドの詳細を示す
。図からも明らかな様にノードコマンドは８ビツトの構
成であり、Ｐはピント１〜７のパリティビット、ＧＮＲ
Ｌは、“０”のとき監視ノードから送出したノードアド
レスは有効であり、指定されたステーションノードのみ
が動作し、“１”のとき伝送路に接続された全てのステ
ーションノードに対して、ノードコマンドが有効になる
。
。図からも明らかな様にノードコマンドは８ビツトの構
成であり、Ｐはピント１〜７のパリティビット、ＧＮＲ
Ｌは、“０”のとき監視ノードから送出したノードアド
レスは有効であり、指定されたステーションノードのみ
が動作し、“１”のとき伝送路に接続された全てのステ
ーションノードに対して、ノードコマンドが有効になる
。
ＰＷＯＦは監視ノードの電源が切断される直前に発信し
、ステーションノードは本コマンドを受信すると自己の
電源を切断する。ＬＳＷは二重化がなされている伝送路
の０系、１系を各ステーションノードに通知する。ＮＲ
ＥＱは“０゛のとき、ノードアドレスで指定されたステ
ーションノードのみがノードレスポンスを送出し、“１
”のときは、全てのステーションノードが応答する。Ｏ
ＰＲはビット組み合せにより、ＮＲＥＱ無視指示／ＮＲ
ＥＱ無視指示解除、バイパス指示／バイパス指示解除、
ループ折返し指示／ループ折返し指示／ループ折返し指
示解除を示す。
、ステーションノードは本コマンドを受信すると自己の
電源を切断する。ＬＳＷは二重化がなされている伝送路
の０系、１系を各ステーションノードに通知する。ＮＲ
ＥＱは“０゛のとき、ノードアドレスで指定されたステ
ーションノードのみがノードレスポンスを送出し、“１
”のときは、全てのステーションノードが応答する。Ｏ
ＰＲはビット組み合せにより、ＮＲＥＱ無視指示／ＮＲ
ＥＱ無視指示解除、バイパス指示／バイパス指示解除、
ループ折返し指示／ループ折返し指示／ループ折返し指
示解除を示す。
次に第２図に示す監視ノードと第３図に示すステーショ
ンノードから成るデータハイウェイシステムについて説
明を続ける。
ンノードから成るデータハイウェイシステムについて説
明を続ける。
データハイウェイシステムに電源が投入されると、監視
ノードはマイクロプロセッサに起動をかけて、ＩＰＬ（
イニシャルプログラムロード）を行う。
ノードはマイクロプロセッサに起動をかけて、ＩＰＬ（
イニシャルプログラムロード）を行う。
ＩＰＬ動作が終了すると、監視ノードはループ上に接続
されているステーションノードのノードアドレスチェッ
クを行う。ノードアドレスチェックは監視ノードのコマ
ンドレジスタ１１５からノ ］−ドアドレスチェックコ
マンドを送出し、ステーションノードからのステーショ
ンノードアドレスの応答により行う。
されているステーションノードのノードアドレスチェッ
クを行う。ノードアドレスチェックは監視ノードのコマ
ンドレジスタ１１５からノ ］−ドアドレスチェックコ
マンドを送出し、ステーションノードからのステーショ
ンノードアドレスの応答により行う。
第８図は本発明のノードアドレスチェック方式の概念を
示す図である。
示す図である。
監視ノードのコマンドレジスタ１１５からノードアドレ
スチェックコマンドが送出されると、第１図に示すステ
ーションノードＳＴＯはノードコマンドレジスタ２１４
で受けて、コントローラ２１６は自分のノードアドレス
をステーションノードアドレス設定回路２１３からフレ
ーム内のノードアドレス部に書込み、かつコマンド応答
フラグをオンにしてフレームを送出する。ＳＴｔ 以下
のステーションノードは既にノードアドレス部にアドレ
スが書込まれているため、該フレームには書込まない。
スチェックコマンドが送出されると、第１図に示すステ
ーションノードＳＴＯはノードコマンドレジスタ２１４
で受けて、コントローラ２１６は自分のノードアドレス
をステーションノードアドレス設定回路２１３からフレ
ーム内のノードアドレス部に書込み、かつコマンド応答
フラグをオンにしてフレームを送出する。ＳＴｔ 以下
のステーションノードは既にノードアドレス部にアドレ
スが書込まれているため、該フレームには書込まない。
監視ノードはループを一巡して戻ってフレーム内のアド
レスをロギングレジスタ１１４に格納する。次に第２回
目のノードアドレスチェックコマンドを送出する。ＳＴ
ｏはコマンド応答フラグがオンになっているため該コマ
ンドを無視し到着フレームをそのままＳＴ＋に送出する
。ＳＴｔではそのフレームにノードアドレスを書込み、
コマンド応答フラグをオンにしてフレームを出力する。
レスをロギングレジスタ１１４に格納する。次に第２回
目のノードアドレスチェックコマンドを送出する。ＳＴ
ｏはコマンド応答フラグがオンになっているため該コマ
ンドを無視し到着フレームをそのままＳＴ＋に送出する
。ＳＴｔではそのフレームにノードアドレスを書込み、
コマンド応答フラグをオンにしてフレームを出力する。
以下同様の方法により、監視ノードはループ上に最大接
続可能台数だけアドレスチェックコマンドを送出し、ロ
ギングテーブルを作成、ループ上のアドレスチェックを
行う。アドレスチェックが終了すると、全ステーション
ノードに対してコマンド無視解除命令を送出する。各ス
テーションノードはコマンド無視解除命令を受信すると
、コマンド応答フラグをオフにし、次からのコマンドを
受信可能な様にする。
続可能台数だけアドレスチェックコマンドを送出し、ロ
ギングテーブルを作成、ループ上のアドレスチェックを
行う。アドレスチェックが終了すると、全ステーション
ノードに対してコマンド無視解除命令を送出する。各ス
テーションノードはコマンド無視解除命令を受信すると
、コマンド応答フラグをオフにし、次からのコマンドを
受信可能な様にする。
（７）発明の効果
以上の説明から明らかなように本発明で、Ｓ■からのア
ドレスチェックコマンドにより、順次ステーションノー
ドのアドレスチェックする方法をとるために、ノードア
ドレスの重複があっても検出が可能である。
ドレスチェックコマンドにより、順次ステーションノー
ドのアドレスチェックする方法をとるために、ノードア
ドレスの重複があっても検出が可能である。
第１図はデータハイウェイシステムの概念図。
第２図および第３図は本発明における監視ノードおよび
ステーシランノードのブロック図、第４図はフレーム形
式図、第５図はフレームヘッダ図。 第６図はノードアドレス図、第７図はノードコマンド図
、第８図は本発明のアドレスチェックの概念図を示す。 図において１１４はロギングレジスタ、１１５はコマン
ドレジスタ、２１３はステーションノードアドレス設定
回路、２１４はノードコマンドレジスタ、２１５はノー
ドレスポンスレジスタ、２１６は制御回路を示す。
ステーシランノードのブロック図、第４図はフレーム形
式図、第５図はフレームヘッダ図。 第６図はノードアドレス図、第７図はノードコマンド図
、第８図は本発明のアドレスチェックの概念図を示す。 図において１１４はロギングレジスタ、１１５はコマン
ドレジスタ、２１３はステーションノードアドレス設定
回路、２１４はノードコマンドレジスタ、２１５はノー
ドレスポンスレジスタ、２１６は制御回路を示す。
Claims (1)
- 少なくとも１台のハイウェイ監視ノードと複数台のステ
ーションノードをループ状に接続し、ステーションノー
ドに接続されたデバイス間でデータの授受を行うデータ
ハイウェイシステムにおいて、前記監視ソードからステ
ーションノードヘノードアドレスチェソクコマンドを送
出し、該コマンドを受信した第１のステーションノード
は、応答信号と共に自分のステーションノード番号を付
加し、監視ノードに返送し、同時に該ステーションノー
ド内に設けた応答フラグをセットする手段と、該応答フ
ラグがセットされているステーションノードは次回から
の制御コマンドを無視する手段を設け、監視ノードには
受信したステーションノード番号を順次記録したテーブ
ルを設けて全ステーションノードのアドレスを確認する
ことを特徴とするデータハイウェイにおけるノードアド
レスチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117303A JPS6010841A (ja) | 1983-06-29 | 1983-06-29 | デ−タハイウエイにおけるノ−ドアドレスチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117303A JPS6010841A (ja) | 1983-06-29 | 1983-06-29 | デ−タハイウエイにおけるノ−ドアドレスチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010841A true JPS6010841A (ja) | 1985-01-21 |
Family
ID=14708409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117303A Pending JPS6010841A (ja) | 1983-06-29 | 1983-06-29 | デ−タハイウエイにおけるノ−ドアドレスチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010841A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451736A (ja) * | 1990-06-20 | 1992-02-20 | Fujitsu Ltd | 端末診断方法 |
| US5463293A (en) * | 1993-01-27 | 1995-10-31 | Nec Corporation | Motor control device |
-
1983
- 1983-06-29 JP JP58117303A patent/JPS6010841A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451736A (ja) * | 1990-06-20 | 1992-02-20 | Fujitsu Ltd | 端末診断方法 |
| US5463293A (en) * | 1993-01-27 | 1995-10-31 | Nec Corporation | Motor control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134647A (ja) | 通信ネツトワ−クシステム | |
| JPH0157860B2 (ja) | ||
| JPS6010841A (ja) | デ−タハイウエイにおけるノ−ドアドレスチエツク方式 | |
| JPS62206946A (ja) | リモ−トテスト回路 | |
| JP3445443B2 (ja) | 通信制御方法 | |
| JPH10232704A (ja) | 二重化プログラマブルコントローラ | |
| JPH04365238A (ja) | 通信処理二重化装置および方法 | |
| JPH0653944A (ja) | 回線切替制御方式 | |
| JPH02239744A (ja) | データ伝送システム | |
| JPS5842337A (ja) | ル−プ伝送システム | |
| JPH0126215B2 (ja) | ||
| JPH02239743A (ja) | データ伝送システム | |
| JPS60117941A (ja) | デ−タ転送方式 | |
| JPH0563711A (ja) | データ収集方式 | |
| JPH0372746A (ja) | ループ式通信システムにおける障害処理方法および局の接続順序確認方法 | |
| JP2001043200A (ja) | データ伝送装置およびデータ伝送方法 | |
| JP2000049804A (ja) | ファイバーチャネルスイッチ | |
| JPS608665B2 (ja) | 監視方式 | |
| JPS605099B2 (ja) | ロ−カルステ−シヨンの送信先アドレス制御方式 | |
| JPH03120149U (ja) | ||
| JPH0479492B2 (ja) | ||
| JPH0372742A (ja) | データ伝送システム | |
| JPH10164112A (ja) | 網構成制御方式 | |
| JPH03267845A (ja) | データ伝送システム | |
| JPS63257358A (ja) | 試験制御回路 |