JPS6010880A - デジタルクランプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ベースバンドのビデオ信号処理をデジタル的
に行うデジタルテレビジョン受像器に適用されるデジタ
ルクランプ回路に関する。

〔発明の技術的背景とその問題点〕

従来、テレビジョン受像機での信号処理は全てアナログ
信号処理により行われているが、特にビデオ段以降の信
号処理については、以下のような改善すべき問題点があ
った。即ち、性能的にはアナログ信号処理の一般的な弱
点とされている時間軸上の処理性能に起因する問題であ
シ、具体的にはりｐスカラーφドツト妨害として画面に
現れる輝度信号・色度信号分離性能や各種画質改善性能
及び同期性能等である。一方、コスト面、および製作上
の問題としては、回路をＩＣ化しても外付は部品、調整
個所が多いということである。

このような問題を解決するため、ビデオ段以降の原色信
号または色差信号復調に到る信号処理を全デジタル化す
ることが検討されている。

ところで、テレビジ璽ン受像機では、アンテナで受信さ
れベースバンドに変換されたビデオ信号に対して、処理
の途中で失われた直流分を再生する必要がある。これは
一般に、ビデオ信号のペデスタルレベルを、ＣＲＴ及び
その出力回路の特性に応じた一定値にクランプするとと
により行われる。

デジタルテレビジョンにおいても同様の処理は必要とさ
れ、従来広のような方法が考えられている。

つマリ、アナログビデオ信号をＡ／Ｄコンバータでデジ
タルビデオ信号に変換する際、デジタルビデオ信号にお
けるペデスタルレベルが一定となるようにアナログビデ
オ信号の直流分を制御することである。この方法の利点
は次の２つである。第一は、この方式では制御ループの
中にＡ／Ｄコンバータも含まれるため、Ａ／Ｄコンバー
タの、温度変化や経時変化等による特性の変動も含んだ
自動調節が行われること、第２はアナログ信号に対して
直流利得制御を行うため、　Ａ／Ｄコンバータの入力ダ
イナミックレンジを有効に利用することが可能であシ、
従って量子化の精度が向上することである。

この従来方式によるペデスタルクランプ回路の構成例を
第１図に示す。クランプ回路１０００機能は、アナログ
ビデオ信号１０１に対して、デジタルビデオ信号１０６
のペデスタルレベルが一定となるように制御を行うこと
である。具体的には、アナログ加算器１０２において、
アナログビデオ信号１０１に、アナログクランプ信号１
０３が加えられ直流分の制御が行われた後Ａ／Ｄコンバ
ータ１０５に入力される。

ここではカラーサブキャリア周波数の３倍または４倍の
周波数でアナログビデオ信号１０４がサンプルされ、通
常８ｂｉｔでコード化され、デジタルビデオ信号１０６
が出力される。デジタルビデオ信号１０６はペデスタル
レベル検出回路１０７に入力され、ここで信号１０６の
ペデスタルレベル値１０８が得られる。次に、減算器１
１０において、ペデスタルレベル値１０８と目標ペデス
タルレベル値１１９との差が演算され、誤差信号１１１
として出方される。誤差　、信号１１１は、ループフィ
ルタ１１２で高域成分が減衰され、所定の制御時定数を
与えられた後、デジタルクランプ信号１１３として出力
され、Ｄ／Ａコンバータ１０３を介してアナログクラン
プ信号１０３に変換される。

以上の制御ループ（加算器１０２→Ａ／Ｄコンバータ１
０５→ペデスタルレベル検出回路１０７→減算器１１０
→ループフィルタ１１２→Ｄ／Ａコンバータ１１４→加
算器１０２）によシ、デジタルビデオ信号１０６のベデ
スタルレベルカ目標ペデスタルレベル値１１９に収束す
る。なお、ペデスタルクランプされたデジタルビデオ信
号１０６は、ビデオ復調回路１１５においてＲＧＢ信号
１１６．１１７．１１８に変換される。

これらはＤ／Ａコンバータでアナログ信号に変換された
後、出力回路を介してＣＲＴをドライブする。

以上が従来デジタルテレビジョン受像機において行われ
ているクランプ回路の構成例である。

この方法は前述した長所を有するが、アナログ信号を有
限語長で量子化することやその後の演算における打切り
に起因した制御上の問題も生ずる。

第２図はこれを説明するための図である。第２図（ａ）
は、第１図におけるデジタルビデオ信号１０６のペデス
タルレベルに、時刻■で誤差が生じた場合の収束の様子
を示している。時刻■での誤差は時刻■において１０％
以内に減少し、この間の時間を収束時間ｔａとする。ア
ナログ制御では、その後、目標ペデスタルレベルに向か
って限りなく収束していくが、デジタル制御においては
演算に量子化誤差（有限語長誤差）を伴うため、時刻◎
以降は収束モードから定常振動モードに移行する。この
時の振動幅Δは量子化ビット数と演算語長に依存し、振
動同期ｔｏｓｃ、は制御ループのループゲイン、つまシ
収束時間ｔａに依存する。このペデスタルレベルの定常
振動は、画面上では輝度変化として現われ、画質を劣化
させる。またこの輝度変化は、クランプ制御が１水平周
期を単位に行われるため、画面では横縞状の輝度ノイズ
となる。通常は、この輝度ノイズが目立たないように撮
動幅Δを設定し、それによシ演算語長を決める。当然、
振動幅△を小さくする釦は、よシ長い演算語長を必要と
するため、回路規模は増大し、素子スピードも速いもの
が要求される。ところで、視覚的にノイズが目立つか否
かを決めるものは、上述の振動幅△の他に振動周期ｔｏ
＠ｃ、があシ、これは画面上における上記横縞輝度ノイ
ズのくり返し周期に相当する。

従って、輝度ノイズを視覚的に抑えるためには、演算語
長と振動周期ｔｏｓｃ、つまシはループゲインの両方を
考慮する必要がある。ところがループゲインを決める別
の要因として、収束時間ｔｓがあり、これは、一般に帰
還制御系において最も重要なパラメータの１つで、系の
安定度・制御の対ノイズ性能を決めるものである。従っ
て通常は収束時間すの要請からループゲインが決められ
、振動周期ｔｏｓｃ、については対策されない。

一方振動幅△については、これを小さくするため演算の
打切シを少くし語長を伸ばしても、　Ａ／Ｄコンバータ
での量子化語長の制限から、ある一定値以下には小さく
できない。これらのことから、従来の方式においては、
クランプ動作に起因した横縞の輝度ノイズが目立ち、画
質を劣化させていた。また、これを改善するためには、
Ａ／Ｄコンバータと演算回路に相当な付加回路を必要と
し、素子のスピードも速いものが要求されるという欠点
を有していた。

〔発明の目的〕

本発明は、上述した点に鑑みなされたもので、その目的
は、デジタルペデスタルクランプ回路において、収束時
間を変えることなしに、定常状態での振動周期を調節し
、この回路特有の横縞状の輝度ノイズを視覚的に目立た
なくして、画質を向上させることである。

〔発明の概要〕

本発明は、デジタルペデスタルクランプ回路ニおいて、
Ａ／Ｄコンバータから出方されたデジタルビデオ信号の
ペデスタルレベルと、目標ペデスタルレベルとの差が、
所定の範囲内にあるときとないときで、ループゲインを
変えることを骨子としている。

〔発明の笑施例〕

第４図に本発明のデジタルクランプ回路の１実　］施例
のブシツク図を示す。アナログビデオ信号１ｏ１は加算
器１０２においてアナログクランク信号１０３が加えら
れ直流分の制御が行われた後Ａ／Ｄコンバータ１０５に
入力される。Ａ／Ｔ）コンバータ１０５でサンプル及び
コード化された信号はデジタルビデオ信号１０６として
出方される。なおＡ／Ｄコンバータ１０５はサンプルパ
ルスの位相制御機能も内部に含み、これにより各種タイ
ミング信号１２２が作られ出力される。デジタルビデオ
信号１０６は、ペデスタルレベル検出回路１０７に入力
され、ここでカラーバースト部分の平均値を演算すると
とけよシペデスタルレベル１０８が得られる。次に減算
器１１０において、検出されたペデスタルレベル１０８
と目標ペデスタルレベル１１９との差が演算され、誤差
信号１１１として出力される。誤差信号１１１は誤差処
理回ｅ１２０に入力される。ここでは第７図で示すよう
な非線型処理が施され、コントロール信号１２１が出力
される。コントロール信号はループフィルタ１１２で高
域成分が減衰され、所定の制御時定数を与えられた後デ
ジタルクランプ信号１１３として出力され、Ｄ／Ａコン
バータ１０３を介してアナログクランク信号１０３に変
換される。以上が制御ループのブロック構成である。

次にペデスタルレベル検出回路１０７．誤差処理回路１
２０．ループフィルタ１１２の具体的構成例を述べる。

第５図はペデスタルレベル検出回路１０７の詳細構成図
である。デジタルビデオ信号１０６ハ、タイミング信号
１２２の中のパーストゲートパル２５０２とともにアン
ドゲート５０３に入力される。パーストゲートパルス５
０２は、デジタルビデオ信号１０６のカラーバースト中
の１６サンプル期間（カラーバースト４闇期分）で１″
、それ以外でθ″となる信号である。従ってアンドゲー
ト５ｏ３からは、カラーバーストの４闇期分だけが取り
出され、これは加算器５０５とデータラッチ５０７で構
成される積分器で積分される。データラッチ５０７は、
サンプルパルス５０１でラッチ動作を行い、バーストパ
ルス５０２が加”の時は出力信号５０８をゼロにする。

ナオ、サンプルパルス５０１ハＡ／Ｄコンバー１’　１
０５でアナ目グ信号１０４をサンプルするパルスであシ
、この場合４ｆｓｃの周波数を有し、デジタル回路動作
のタイミング基準を与える。データラッチ５０７のこう
した動作により、信号５０８にはパーストゲートパルス
５０２内の１６のサンプル値についての積分波形が現れ
る。信号５０８はデータラッチ５１１に入力される。デ
ータラッチ５１１はパーストゲートパルス５０２の立下
シでラッチ動作を行う。これによシデータラッチ５０７
は、加算器５０５とデータラッチ５０７とで成る積分器
が、１６サンプルにわたる積分を完了した時点での値を
ラッチできる。これはペデスタルレベルの１６倍の大き
さの信号であるから、係数乗算器５０９において１／１
６倍され、ペデスタルレベル値１０８として出力される
。

次に第６図を用いて、誤差処理回路１２０の詳細構成を
述べる。誤差処理回路１２０に入力された誤差信号１１
１は、符号ビット６０１と数値ビット６１１に分けられ
、両者は排他的論理和（Ｅｘ−ＯＲ）ゲート６０２に入
力される。符合ビット６０１と数値ビット６１１との間
でＥｘ　−ＯＲをとることは、２の補数形式で表わされ
た誤差信号１１１の絶対値をめることである。（ただし
、負数の絶対値としては、誤差信号１１１のＬＳＢ分（
δ）だけ小さい値が得られるが、実用上問題はない。）
こうして得られた誤差絶対値６０３は値ｄ６０５ととも
に比較器６０４に入力される。ここでは両者の大きさが
比較され、値ｄ６０５の方が大きい時に比較信号６０６
は＠１″となシ小さい時には′Ｏ″となる。これはデー
タセレクタ６１０の選択端子に入力される。データセレ
クタ６１０には、誤差絶対値６０３と、これが係数乗算
器６０７により１／４倍された信号６１２が入力される
。データセレクタ６１０の出力信号６０８には、比較信
号６０６が”１”の時は信号６１２が”０”の時には誤
差絶対値６０３そのものが現われる。つまシ誤差絶対値
６０３が値ｄ６０５より小さい時には、誤差絶対値信号
６０３の１／４倍の信号６１２が、大きい時には、誤差
絶対値信号６０３そのものがそれぞれ信号６０８となる
。

従って信号６０８は第７図で示すコントロール信号１２
１の絶対値に対応し、これからコントロール信号１２１
を作るには信号６０８と符合ビット６０１のＥｘ−’Ｏ
Ｒをとればヨイ。２れはＥｘ　−ＯＲゲー）６０９　’
で行われる。以上の回路によシ、誤差信号（ｅ）１１１
とコントロール信号１２ＨＣ）の関係は第７図に示すよ
うに、ｄ）ｅ）−ｄ＋δのときは傾きが１／４、それ以
外では傾きが１となる。つまｊ）ｄ）ｅ：＞−ｄ＋δの
時は、それ以外の時に比ベループゲインは１／４になる
。表お、誤差処理回路１２０の特性（第７図）を得るの
に、誤差信号１１１を誤差絶対値６０３に変換して処理
するのは、回路量が少くて済むからであシ、誤差信号１
１１を１０ビツトにとっても誤差処理回路１２０は１５
０ゲ一ト程度で構成できる。

次に第８図によりループフィルタ１１２を説明する。入
力された誤差処理回路１２１は係数乗算器８０１で１／
３２倍された後加算器８０２とデータラッチ８０４で構
成される積分器で積分され、結果がデジタルクランプ信
号１１３として出力される。

〔発明の他の実施例〕

以上、本発明の１実施例を詳細に説明したが、基本的回
路構成は上記実施例に限定されず、種々の変形が可能で
ある。例えば、本発明の特徴的回路である誤差処理回路
１２０については、その入出力特性は第７図に示すとお
ｊ）ｅ＝ｄ、−ｄ＋δにおいて不連続であった。これは
上述したように簡単な回路構成で実現されることが長所
であるが、この不連続点をひんばんに横切るような誤差
信号１１１が入力された時は、制御特性が不連続にカシ
、画面へ悪影響を及す恐れがある。第９図は、入出力特
性を連続とし、この問題を解決した実施例である。これ
と第６図との違いは、加算器６１３を付加したことであ
る。つまシ、第７図の特性を連続とし、この時−ｄ十δ
においては且δだけ不連続となるが、実用上問題はない
。）これを回路的に実現するためには、第９図に示すよ
うに絶対値に変換された誤差信号６０３に一３ｄを加え
ればよい。−この結果第１０図に示す入出力特性が得ら
れ、動作上の問題は改善される。

〔発明の効果〕

通常、Ａ／Ｄコンバータから出力されたデジタルビデオ
信号のペデスタルレベルを目標値に近すけるため、アナ
ログビデオ信号の直流分を制御するクランプ方式は、前
述したように、〜Φコンバータの特性変動も含めて自動
制御される長所を有し、デジタルテレビジョンのクラン
プ回路として有効である。しかるに一方ではビデオ信号
を有限語長で量子化し、その後の誤差演算等もハードウ
ェアの制限から切捨てを伴ったシするため、アナログ制
御系であれば目標のペデスタルレベルに対シテ限シなく
収束するものが、ある範囲内まで収束した後は定常的な
振動モードに移行し、これが画面上の横縞輝度ノイズと
して画質を劣化させる欠点を有し、さらにこのノイズの
くシ返し周期を視覚的に目立たなくすることは収束時間
との兼ね合いから制限されていた。

しかし本発明によれば、収束時間はとんどを変えること
なしに横縞状輝度ノイズのくり返し周期を変え、これを
視覚的に目立たなくすることが可能となる。具体的には
、デジタルビデオ信号のペデスタルレベルと目標ペデス
タルレベルとの差である誤差信号（ｅ）を入力し、これ
に処理を施しコントロール信号（Ｃ）として出力する誤
差処理回路を設けることによシ実現される。第３図は、
この誤差処理回路の入出力特性を模式的に示した例であ
る。

第３図（ａ）はｃ　＝　ｅで何の処理も行っておらず従
来例と等価であシ、その収束の様子が第２図（ａ）で示
される。第２図（ｂ）は、ｅが小さい所で入出力の微係
数を小さくする処理を行うもので、この収束の様子は第
２図（ｂ）で示される。第３図（Ｃ）は、逆にｅが小さ
い所で入出力微係数を大きくする処理を行うもので、と
の収束の様子は第２図（Ｃ）に示される。

なお第３図（ｂ）の変わシにΦ）を、第３図（Ｃ）の変
わりに（Ｃ）の特性を用いても、それぞれ類似の効果は
得られる。この場合の回路構成は（ｂ）、（Ｃ）に比べ
てやや簡単になる。第２図で示されるように、本発明で
は誤差信号ｅの値の小さい所でループゲインを変えるこ
とによシ、収束時間ｊｓをほぼ同じに保つたまま定常振
動状態での振動周期ｔｏｓｃを大幅に変えることができ
、従って横縞状輝度ノイズのくシ返し周期を視感度の低
い所へ変換、することができ　ｌる。また、このために
付加されるム差処理回路は、例えば簡単なコンパレータ
とデータセレクタ等で構成でき、わずかな回路量で済む
。なお、振動周期ｔｏｉｃ、と視感度の関係を定量的に
論することは難しいが通常、水平周期の２〜３倍以下、
または１００倍以上程度に選べば実用上問題はない。一
般にはｔｗｃは水平周期のｌθ〜数１数倍０倍につきや
すく、これを防ぐのにｔｏｓｃを増加させる方法を多く
用いる。これは対ノイズ性能を考慮し誤差信号のゼロ近
傍のループゲインを下げる方法をとるからである。

以上述べたように本発明によれば、わずかな付加回路に
より、従来のデジタルクランプ回路で問題とされていた
横縞状輝度ノイズを目立たなくでき、画質の大幅な向上
が可能となる。

【図面の簡単な説明】

第１図は従来のデジタルペデスタルクランプ回路の構成
図、第２図はペデスタルレベルが目標ペデスタルレベル
に収束する様子を示す波形図、第３図は誤差処理回路の
入出力特性を示す図、第４図は本発明の１実施例である
デジタルクランプ回路の全体ブロック図、第５図は本発
明に適用されるペデスタルレベル検出回路のブロック図
、第６図は本発明に適用される誤差処理回路のブロック
図、第７図は第６図の誤差処理回路の入出力特性図、第
８図は本発明に適用されるループフィルタのブロック図
、第９図は本発明の他の実施例を成す誤差処理回路のブ
ロック図、第１０図は第９図の誤差処理回路の入出力特
性図である。 １０１、１０４・・・アナログビデオ信号、１０２・・
・アナログ加算器、１０３・・・アナログクランプ信号
、１０５・・・Ａμコンバータ、１０６・・・デジタル
ビデオ信号。 １０７・・・ペデスタルレベル検出回路、１０８・・・
ヘテスータルレベル値、１１０・・・減算器、１１９・
・・目標ペデスタルレベル値、１１・・・誤差信号、１
１２・・・ループフィルタ、１１３・・・デジタルクラ
ンプ信号、１１４・・・Ｄ／Ａコンバータ、１２１・・
・コントロール（ｉＭ、１２０・・・誤差処理回路。 代理人　弁理士　則近飯佑　（ほか１名）第１図 第４図 第３図 （６１ １５図 −、−ｍ−＋−−ｚ１ｇＯ− ｒ−−’−”−一−−暑 第７図　第８図

Claims (1)

【特許請求の範囲】
1. アナログビデオ信号とアナログクランプ信号とを加算す
   る加算回路と、この刃口算回路の出力を所定の周期で標
   本化しコート°化するアナログ−デジタル変換器と、こ
   の変換器の出力信号であるデジタルビデオ信号のペデス
   タルレベルの値を検出し、これと設定目標値との差を演
   算し誤差信号として差信号を定数倍して出力し、前記誤
   差信号の値→ｌ前記設定範囲外の値であればこの誤差信
   号に一定数を加算して出力する誤差処理回路と、この処
   理回路の出力信号を入力としその高域成分を抑圧した後
   デジタルクランプ信号として出力するループフィルタと
   、前記デジタルクランプ４宮号をアナログ信号に変換し
   前記アナログクランプ信号として出力するデジタル−ア
   ナログ変換器とを備えることを特徴とするデジタルクラ
   ンプ回路。