JPS60108948A - シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式 - Google Patents
シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式Info
- Publication number
- JPS60108948A JPS60108948A JP58215093A JP21509383A JPS60108948A JP S60108948 A JPS60108948 A JP S60108948A JP 58215093 A JP58215093 A JP 58215093A JP 21509383 A JP21509383 A JP 21509383A JP S60108948 A JPS60108948 A JP S60108948A
- Authority
- JP
- Japan
- Prior art keywords
- stations
- polling
- station
- abnormal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は）トータル主記憶容量の小さな小型システムで
、ユーザ領域全圧迫せずに限られたシステム領域内で十
分なフェイル・セーフ機能を実現するようにしたシリア
ル・インターフェース上の障害ステージ日ンの切り離し
方式に関するものである。
、ユーザ領域全圧迫せずに限られたシステム領域内で十
分なフェイル・セーフ機能を実現するようにしたシリア
ル・インターフェース上の障害ステージ日ンの切り離し
方式に関するものである。
第１図はシステムの構成を示す図・第２図は非同期割込
処理の形態を説明するタイム・チャートである。
処理の形態を説明するタイム・チャートである。
第１図において、１はチャネ” （Ｗ Ｓ Ｃ： Ｗｏ
ｒｋ３ｔａｔｉｏｎ Ｃｈａｎｎｅｌ ） ｓ ２は制
御装置、３ないし６はデバイスを示す。非同期割込処理
−の形態は、第２図に示すタイムチャートのように、ソ
フトウェア割込未処理の割込要因がデバイス丙にスタッ
クされ、ＣＰＵが処理可能となった時点で再度割込みを
試みる。その実限のためには、サプレス・ラインと呼ば
れるものが使用される。ここで、第１図でチャネル以降
が１本のビット・シリアル・ラインで接続されサプレス
・ライン金持てない場合には、Ａ点に於けるラインの接
触不良の障害が発生した場合、ライン配下につながる全
ての接続デバイスは、短期間で異常な非同期割込みｔｃ
ＰＵへ継続的に要求する。短期間とは、通常の入出力割
込処理に比べて極めて短い時間的間隔全いう。
ｒｋ３ｔａｔｉｏｎ Ｃｈａｎｎｅｌ ） ｓ ２は制
御装置、３ないし６はデバイスを示す。非同期割込処理
−の形態は、第２図に示すタイムチャートのように、ソ
フトウェア割込未処理の割込要因がデバイス丙にスタッ
クされ、ＣＰＵが処理可能となった時点で再度割込みを
試みる。その実限のためには、サプレス・ラインと呼ば
れるものが使用される。ここで、第１図でチャネル以降
が１本のビット・シリアル・ラインで接続されサプレス
・ライン金持てない場合には、Ａ点に於けるラインの接
触不良の障害が発生した場合、ライン配下につながる全
ての接続デバイスは、短期間で異常な非同期割込みｔｃ
ＰＵへ継続的に要求する。短期間とは、通常の入出力割
込処理に比べて極めて短い時間的間隔全いう。
又、第１図に示すＢ点に於いて単一のデバイス１若しく
はラインが障害を起こした場合でも同等の現象が起こり
得る。
はラインが障害を起こした場合でも同等の現象が起こり
得る。
こうした短期間の連続非同期異常割込みは、システムの
割込みキューを極度に増大し、ステータス格納、ロギン
グ、リトライのために主記憶容量全無駄食いする。これ
らによって、従来は、システムの処理能力が低下するの
みに終らず、システムの負荷が太き（なり、小型主記憶
システムのものでは１ソフトウエア・ダウン音引き起こ
していた。
割込みキューを極度に増大し、ステータス格納、ロギン
グ、リトライのために主記憶容量全無駄食いする。これ
らによって、従来は、システムの処理能力が低下するの
みに終らず、システムの負荷が太き（なり、小型主記憶
システムのものでは１ソフトウエア・ダウン音引き起こ
していた。
本発明は、上記の考察に基づくものでろって、短期間の
連続非同期異常割込みを継続的に要求するような障害ス
テーション（デバイス）全切り離し、システムの処理能
力の低下全防止し、システムの負荷の軽減を図ったシリ
アル・インターフェース上の障害ステーションの切り離
し方式を提供することを目的とするものでおる。
連続非同期異常割込みを継続的に要求するような障害ス
テーション（デバイス）全切り離し、システムの処理能
力の低下全防止し、システムの負荷の軽減を図ったシリ
アル・インターフェース上の障害ステーションの切り離
し方式を提供することを目的とするものでおる。
そのために本発明のシリアル・インターフェース上の障
害ステーションの切り離し方式は、中央処理装置と、チ
ャネルと、複数のステーションとを備え、ビット・シリ
アルな転送ライン配下に上記複数のステーションが接続
され、上記チャネルでステーションのキー処理や表示処
理などのオフライン機能をも制御するシステムにおいて
、上記チャネルは、上記転送ラインに接続された全ステ
ーションのオフライン制御を行うためにポルリング動作
を行い、ポーリング動作中にステーションの状態を覧視
し、異常なステーションを検出した場合には当該ステー
ションに対してポーリングのネグレク）１−行い、異常
ステーションに対するポーリングをパスさせるように構
成されたことを特徴とするものである。
害ステーションの切り離し方式は、中央処理装置と、チ
ャネルと、複数のステーションとを備え、ビット・シリ
アルな転送ライン配下に上記複数のステーションが接続
され、上記チャネルでステーションのキー処理や表示処
理などのオフライン機能をも制御するシステムにおいて
、上記チャネルは、上記転送ラインに接続された全ステ
ーションのオフライン制御を行うためにポルリング動作
を行い、ポーリング動作中にステーションの状態を覧視
し、異常なステーションを検出した場合には当該ステー
ションに対してポーリングのネグレク）１−行い、異常
ステーションに対するポーリングをパスさせるように構
成されたことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明する。
第３図は本発明の１実施例構成を示す図、第４図は本発
明してよる非同期割込処理の形態全説明するタイムチャ
ート、第５図はポーリングを説明する図、第６図はコン
トルール・ワードとデバイス・スティタス・ワードの形
式全説明する図である。
明してよる非同期割込処理の形態全説明するタイムチャ
ート、第５図はポーリングを説明する図、第６図はコン
トルール・ワードとデバイス・スティタス・ワードの形
式全説明する図である。
第３図において、７はＣＰＵ （中央処理装置）、８は
チャネル、９はコントロール・ストレージ、１０１グデ
バイス、９１は割込みルーチン？示す。
チャネル、９はコントロール・ストレージ、１０１グデ
バイス、９１は割込みルーチン？示す。
本発明は、非同期異常割込みをチャネル・ファームウェ
アの割込みルーチン９１で監視し、制御し、ＣＩ’Ｕ
ｌへの負荷全極力低下させている。
アの割込みルーチン９１で監視し、制御し、ＣＩ’Ｕ
ｌへの負荷全極力低下させている。
本発明における入出力制御構成は、ソフトウニ第４図に
示すような階層になっている。ファームウェアは、全ス
テーション（デバイス）のオフライン機能（キー処理、
表示処理等）をも制御している。第４図において、Ｐｏ
１ｌでは、ファームウェアのオーダにより、ハードウェ
アは接続ステーションのオフライン制御を行う為に、ポ
ーリング動作全行う。ＩＮＴは、ソフトウェアへの入出
力割込要求でるる。ＩＲＱは、ハードウェアからファー
ムウェアへの割込要求で、ステーションの状態変化全通
類するためのものであり、ソフトウェアへの割込みの要
因をも含むものである。
示すような階層になっている。ファームウェアは、全ス
テーション（デバイス）のオフライン機能（キー処理、
表示処理等）をも制御している。第４図において、Ｐｏ
１ｌでは、ファームウェアのオーダにより、ハードウェ
アは接続ステーションのオフライン制御を行う為に、ポ
ーリング動作全行う。ＩＮＴは、ソフトウェアへの入出
力割込要求でるる。ＩＲＱは、ハードウェアからファー
ムウェアへの割込要求で、ステーションの状態変化全通
類するためのものであり、ソフトウェアへの割込みの要
因をも含むものである。
非同期異常割込みプロセスは、まず、非同期割込処理ｌ
ＮＴｉソフトウェアに通知（第４図に示−す■）シ、そ
して、接続全ステーションのオフライン制御を行う為に
可能な限り早（ボー、リングを開始（第４図に示す■）
する。障害等によりハードウェアからファームウェアへ
非同期異常割込み（第４図に示す■）全起こす。以上の
■ないし■の繰り返しが通常の入出力割込処理や非同期
割込ファームウェアは、非同期異常割込みの内容（ステ
ーション割込機番、ステータス）、発生回数、全監視し
、ハードウェアへポール・ネグレクト（ｐｏｌｌ Ｎｅ
ｇｌｅｃｔ ｓ第４図に示す■）を行い、特定ステーシ
ョンに対するポーリング全バスさせる。
ＮＴｉソフトウェアに通知（第４図に示−す■）シ、そ
して、接続全ステーションのオフライン制御を行う為に
可能な限り早（ボー、リングを開始（第４図に示す■）
する。障害等によりハードウェアからファームウェアへ
非同期異常割込み（第４図に示す■）全起こす。以上の
■ないし■の繰り返しが通常の入出力割込処理や非同期
割込ファームウェアは、非同期異常割込みの内容（ステ
ーション割込機番、ステータス）、発生回数、全監視し
、ハードウェアへポール・ネグレクト（ｐｏｌｌ Ｎｅ
ｇｌｅｃｔ ｓ第４図に示す■）を行い、特定ステーシ
ョンに対するポーリング全バスさせる。
これにより、短期間の非同期異常割込みは減少し１且つ
他ステーションのオフライン制御に影響も与えない。
他ステーションのオフライン制御に影響も与えない。
ポーリングでは、第５図（ａｌに示すように、デバイス
の接続状態や監視やキー処理全行う。第５図において、
ＣＷａコントロール・ワード、ＤＷはデータ・ワード、
ＤＳＷはデバイス・ステータス・ワードを示し、コツト
ロール・ワードＣＷの５ち■はボール、■はライトでわ
る。ポーリング中に■のデバイス未接続の状態から■の
デバイス接続の状態に移行すると、ソフトウェアへは非
同期の遺す込通知（デバイスのパワー・オン）を行う。
の接続状態や監視やキー処理全行う。第５図において、
ＣＷａコントロール・ワード、ＤＷはデータ・ワード、
ＤＳＷはデバイス・ステータス・ワードを示し、コツト
ロール・ワードＣＷの５ち■はボール、■はライトでわ
る。ポーリング中に■のデバイス未接続の状態から■の
デバイス接続の状態に移行すると、ソフトウェアへは非
同期の遺す込通知（デバイスのパワー・オン）を行う。
一方、他デバイスのオフライン処理を続ける為、ボー゛
リングは短期間で繰り返される。
リングは短期間で繰り返される。
ところで、今、シリアル・ラインの接続が不完全な状態
になると、接続された全デバイスが第５図（ａｌに示す
■→■→■→■の状態を繰り返すことと同様の結果とな
り、ソフトウェアへは、第５図（ｂ）に示すように、非
同期割込みが連′続的に報告されることになる。この場
合、前記サプレス・ラインが使われるならば、こうした
非同期の割込みは十分サプレスされる。本発明では、第
５図（ｄ）に示すようなポーリングが行われている時、
ＤＳＷの内容をマイクロプログラム（μグロ）で監視し
、異常なデバイスに対しては、番５図（ｅ）に示すよう
に、ポーリングをネグレクトさせることによって、サプ
レス機能を代行し、割込キューの増大や処理能力の低下
を防いでいる。
になると、接続された全デバイスが第５図（ａｌに示す
■→■→■→■の状態を繰り返すことと同様の結果とな
り、ソフトウェアへは、第５図（ｂ）に示すように、非
同期割込みが連′続的に報告されることになる。この場
合、前記サプレス・ラインが使われるならば、こうした
非同期の割込みは十分サプレスされる。本発明では、第
５図（ｄ）に示すようなポーリングが行われている時、
ＤＳＷの内容をマイクロプログラム（μグロ）で監視し
、異常なデバイスに対しては、番５図（ｅ）に示すよう
に、ポーリングをネグレクトさせることによって、サプ
レス機能を代行し、割込キューの増大や処理能力の低下
を防いでいる。
コントロール・ワードＣＷとデバイス・ステータス・ワ
ードＤＳＷの形式を示したのが第６図である。コントロ
ール・ワードＣＷは、ワーク・ステーション・チャネル
ＷＳＣから送信され、すべてのインタフェース動作を制
御するものでるる。
ードＤＳＷの形式を示したのが第６図である。コントロ
ール・ワードＣＷは、ワーク・ステーション・チャネル
ＷＳＣから送信され、すべてのインタフェース動作を制
御するものでるる。
その形式は、第６図３ａＪに示すように、ビットｏがス
タート・ビット、ビット１がＣＷ’ｆｔ示すビット。
タート・ビット、ビット１がＣＷ’ｆｔ示すビット。
ビット２ないし４がステーションのアドレス’ｆｒ示す
ピット１ピツト７ないし９がコマンド・ビット、ビット
１０ないし１２がＣＭＤのそ、デフアイ・ビット、ビッ
ト１３がＣＷのパリティ・ビット（奇数パリティ）とし
て用いられる。また、デバイス・ステータス・ワードＤ
ＳＷは、ステーションの状態をワーク・ステーション・
チャネルＷＳ ＣＫ通知するために送信されるものであ
り、その形式は、＠６図（ｂ） Ｋ示す上うに、ビット
０がスタート・ビット、ビット１がＤＳＷｒ示すビット
、ビット２ないし４がステー・シ璽ンのアドレスを示す
ビット、ピッ）１０７ｊいり、 １２がデバイス・タイ
プ（標準モード）を示すビット、ビット１３がＤＳＷの
パリティ・ビット（奇数パリティ）として用いられる。
ピット１ピツト７ないし９がコマンド・ビット、ビット
１０ないし１２がＣＭＤのそ、デフアイ・ビット、ビッ
ト１３がＣＷのパリティ・ビット（奇数パリティ）とし
て用いられる。また、デバイス・ステータス・ワードＤ
ＳＷは、ステーションの状態をワーク・ステーション・
チャネルＷＳ ＣＫ通知するために送信されるものであ
り、その形式は、＠６図（ｂ） Ｋ示す上うに、ビット
０がスタート・ビット、ビット１がＤＳＷｒ示すビット
、ビット２ないし４がステー・シ璽ンのアドレスを示す
ビット、ピッ）１０７ｊいり、 １２がデバイス・タイ
プ（標準モード）を示すビット、ビット１３がＤＳＷの
パリティ・ビット（奇数パリティ）として用いられる。
また、デバイス・ステータス・ワードＤＳＷのビット７
ないし９のステータス（３ｔａｔｕｓ ）は第６図（Ｃ
１に示す内容により定義される。
ないし９のステータス（３ｔａｔｕｓ ）は第６図（Ｃ
１に示す内容により定義される。
なお、第５図（ｄ） 、（ｅｌに示すように、デバイス
・ステータス・ワードを監視し、異常なデバイス（ステ
ーション）に対してはボーリｙグｔネグレクトさせるよ
うＫするマイクロプログラムは、第３図に示すようにフ
ァームウェアに設けるのではなく、チャネル内ハードウ
ェアの一部として設けてもよいことはいうまでもない。
・ステータス・ワードを監視し、異常なデバイス（ステ
ーション）に対してはボーリｙグｔネグレクトさせるよ
うＫするマイクロプログラムは、第３図に示すようにフ
ァームウェアに設けるのではなく、チャネル内ハードウ
ェアの一部として設けてもよいことはいうまでもない。
′
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、ステ
ージ日ンのオフ・ライン制御機能をチャネル内ファーム
ウェアで実現している場合において、障害時に従来ソフ
トウェア負荷であったフェイル・セーフ機能をマイクロ
プログラムで集成することにより、システムの処理能力
の低下を゛防止し、システムの負荷の軽減を図り、シス
テム・ダウン等と異常事態全回避することができる。
ージ日ンのオフ・ライン制御機能をチャネル内ファーム
ウェアで実現している場合において、障害時に従来ソフ
トウェア負荷であったフェイル・セーフ機能をマイクロ
プログラムで集成することにより、システムの処理能力
の低下を゛防止し、システムの負荷の軽減を図り、シス
テム・ダウン等と異常事態全回避することができる。
第１図はシステムの構成を示す図、第２図は非同期割込
処理の形態を説明するタイム・チャート。 ＃！３図は本発明の１実施例構成を示す図、第４図は本
発明による非同期割込処理の形態を説明丁゛るタイム・
チャート、第５図はポーリングを説明する図、第６図は
コントロール・ワードとデバイス・スティタス・ワード
の形式を説明する図である。 １と８・・・チャネル（Ｗ Ｓ Ｃ： Ｗｏｒｋ Ｓｔ
ａ目ｏｎ（’ｂａｎｎｅ＋ ）、２・・・制御装置、３
ないし６と１０ ・・・デバイス、７・・・ＣＰＵ （
中央処理装置）、９・・・コントロール・ストレージ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
処理の形態を説明するタイム・チャート。 ＃！３図は本発明の１実施例構成を示す図、第４図は本
発明による非同期割込処理の形態を説明丁゛るタイム・
チャート、第５図はポーリングを説明する図、第６図は
コントロール・ワードとデバイス・スティタス・ワード
の形式を説明する図である。 １と８・・・チャネル（Ｗ Ｓ Ｃ： Ｗｏｒｋ Ｓｔ
ａ目ｏｎ（’ｂａｎｎｅ＋ ）、２・・・制御装置、３
ないし６と１０ ・・・デバイス、７・・・ＣＰＵ （
中央処理装置）、９・・・コントロール・ストレージ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- 中央処理装置と、チャネルと、複数のステー、ジョンと
全備え、ビット・シリアルな転送ライン配下に上記複数
のステーションが接続され、上記チャネルでステーショ
ンのキー処理や表示処理などのオフライン機能をも制御
するシステムにおいて、上記チャネルは、上記転送ライ
ンに接続された全ステーションのオフライン制御を行う
ためにポーリング動作全行い、ポーリング動作中にステ
ーションの状態を監視し、異常なステーションを検出し
た場合には当該ステーションに対してポーリングのネグ
レクト全行い、異常ステーションに対するポーリングｑ
ハスさせるように構成されたことを＠微とするシリア
ル・インターフニーストの障害ステーションの切り離し
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215093A JPS60108948A (ja) | 1983-11-17 | 1983-11-17 | シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58215093A JPS60108948A (ja) | 1983-11-17 | 1983-11-17 | シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60108948A true JPS60108948A (ja) | 1985-06-14 |
Family
ID=16666634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58215093A Pending JPS60108948A (ja) | 1983-11-17 | 1983-11-17 | シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0219045A (ja) * | 1988-07-07 | 1990-01-23 | Fujitsu Ltd | データ転送方式 |
-
1983
- 1983-11-17 JP JP58215093A patent/JPS60108948A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0219045A (ja) * | 1988-07-07 | 1990-01-23 | Fujitsu Ltd | データ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625761B1 (en) | Fault tolerant USB method and apparatus | |
| US20040205388A1 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
| US5734810A (en) | Client server system performing automatic reconnection and control method thereof | |
| JPS60108948A (ja) | シリアル・インタ−フェ−ス上の障害ステ−ションの切り離し方式 | |
| US6928497B2 (en) | Computer system bus interface and control method therefor | |
| JP2690226B2 (ja) | 終了通知同期制御方式 | |
| US20030163762A1 (en) | Fault tolerant transmission device and method for information processing systems | |
| JPH01169773A (ja) | ハードディスク制御装置 | |
| JPH08329023A (ja) | 並列電子計算機システム | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH0157376B2 (ja) | ||
| JPS6320647A (ja) | デ−タ転送装置 | |
| JPH0782468B2 (ja) | 転送制御装置 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JPH06131125A (ja) | ディスクアレイ装置 | |
| JPH07105038A (ja) | 二重化システムの接続切替装置 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH0589022A (ja) | 情報処理装置 | |
| JPH06187184A (ja) | ２重系システムの入出力制御装置 | |
| JPS6152752A (ja) | 異常表示回路 | |
| JPH04252316A (ja) | 停電通知方式 | |
| JPH0477910A (ja) | 構成装置切り離し方式 | |
| JPS6126443A (ja) | 系統情報記録装置 | |
| JPS6168646A (ja) | 自動本体系切替方法 | |
| JPS61221860A (ja) | デ−タ転送方式 |