JPS60108954A - デ−タ選択転送方式 - Google Patents
デ−タ選択転送方式Info
- Publication number
- JPS60108954A JPS60108954A JP21619783A JP21619783A JPS60108954A JP S60108954 A JPS60108954 A JP S60108954A JP 21619783 A JP21619783 A JP 21619783A JP 21619783 A JP21619783 A JP 21619783A JP S60108954 A JPS60108954 A JP S60108954A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- signal
- ready signal
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、１以上のデータ送信側から１つのデータ受信
側に非同期に、しかも高速にデータを選択的に転送する
ためのデータ選択転送方式％式％ 〔発明の背景〕 メモリ間、あるいはメモリと入出力回路間あるいは入出
力回路間におい工は往々にしてデータの選択転送が行な
われる必要が生じているが。
側に非同期に、しかも高速にデータを選択的に転送する
ためのデータ選択転送方式％式％ 〔発明の背景〕 メモリ間、あるいはメモリと入出力回路間あるいは入出
力回路間におい工は往々にしてデータの選択転送が行な
われる必要が生じているが。
その際でのデータの選択転送制御は徒らに複雑となって
いるはかりか、高速にデータの選択転送を行ない得ない
ものとなっている。これは、データ送信側とデータ受信
側との間で同期をとるようにしてデータの転送が行なわ
れているからである。したがつ又１選択転送やデータ量
の管理などに関しての制御が複雑となり、しかもその同
期転送故に高速にデータの選択転送制御ない得ないとい
うものである。たとえ非同期に選択転送が行なわれる場
合であってもタイミング制御やデータ量の管理などには
複雑な制御を要しているのが実状である。
いるはかりか、高速にデータの選択転送を行ない得ない
ものとなっている。これは、データ送信側とデータ受信
側との間で同期をとるようにしてデータの転送が行なわ
れているからである。したがつ又１選択転送やデータ量
の管理などに関しての制御が複雑となり、しかもその同
期転送故に高速にデータの選択転送制御ない得ないとい
うものである。たとえ非同期に選択転送が行なわれる場
合であってもタイミング制御やデータ量の管理などには
複雑な制御を要しているのが実状である。
よって本発明の目的は、１つ以上のデータ送信側から１
つのデータ受信側に制御容易にして。
つのデータ受信側に制御容易にして。
しかも高速、非同期にデータを選択的に転送し得るデー
タ選択転送方式を供するにある。
タ選択転送方式を供するにある。
この目的のため本発明は、先入先出記憶手段を各々有す
るデータ送信側の何れかより出力されるデータ出力レデ
ィ信号と、先入先出記憶手段を有するデータ受信側より
出力されるデータ入力レディ信号との存在を前提にして
非同期に、データ出力レディ信号を発したデータ送信側
のうち最も優先順位大のデータ送信側よりデータ送信側
に送信データを転送するようにしたものである。
るデータ送信側の何れかより出力されるデータ出力レデ
ィ信号と、先入先出記憶手段を有するデータ受信側より
出力されるデータ入力レディ信号との存在を前提にして
非同期に、データ出力レディ信号を発したデータ送信側
のうち最も優先順位大のデータ送信側よりデータ送信側
に送信データを転送するようにしたものである。
以下、本発明を第１図から第３図により説明する。
先ずｍ１図により本発明に係るデータ選択転送システム
の一例について説明する。本例でのシステム構成におい
ては内部に先入先出レジスタ（以下、 ＦｉＦｏと称す
）１−１〜１〜Ｎｆ有するＮ個のデータ送信側より内部
にＦｉＦｏ ２ Ｙ有するデータ受信側に、データ選択
転送制御回路５による制御Ｆに送、這データを選択的に
転送せんとするものである。これによるとＦｉＦｏ １
−１〜１−Ｎからのデータはトライステートバッファゲ
ート３−１〜５−Ｎ、共通並列データ転送路４を介し入
力レディ状態にあるＦｉＦｏ２に転送可とされるが、Ｆ
ｉＦｏｌ −１〜１−Ｈの何れか１つ以上より出力レデ
ィ信号があった場合は、出力レディ信号を発した送信側
ハｐｏのうち最も優先順位の高いものから入力レディ状
態にあるｐｉｐ。
の一例について説明する。本例でのシステム構成におい
ては内部に先入先出レジスタ（以下、 ＦｉＦｏと称す
）１−１〜１〜Ｎｆ有するＮ個のデータ送信側より内部
にＦｉＦｏ ２ Ｙ有するデータ受信側に、データ選択
転送制御回路５による制御Ｆに送、這データを選択的に
転送せんとするものである。これによるとＦｉＦｏ １
−１〜１−Ｎからのデータはトライステートバッファゲ
ート３−１〜５−Ｎ、共通並列データ転送路４を介し入
力レディ状態にあるＦｉＦｏ２に転送可とされるが、Ｆ
ｉＦｏｌ −１〜１−Ｈの何れか１つ以上より出力レデ
ィ信号があった場合は、出力レディ信号を発した送信側
ハｐｏのうち最も優先順位の高いものから入力レディ状
態にあるｐｉｐ。
２にデータが非同期に転送されるようになっている。優
先順位は本例での場合ＦｉＦｏ１−１が最も高く、また
、ＦｉＦｏｌ−Ｎは最も低いといった具合に予め設定さ
れるが、データ選択転送制御回路５はＦｉＦｏ２からは
入力レディ信号が、また。
先順位は本例での場合ＦｉＦｏ１−１が最も高く、また
、ＦｉＦｏｌ−Ｎは最も低いといった具合に予め設定さ
れるが、データ選択転送制御回路５はＦｉＦｏ２からは
入力レディ信号が、また。
ＦｉＦｏｌ −１〜１−Ｎからは出力レディ信号があっ
た場合はＦｉＦｏ２にはシフトイン信号を与えることに
よって共通並列データ転送路４に読み出されている。最
も優先順位大のものからのデータを取込させる一方、そ
の最も優先順位大のものにはシフトアウト信号を与える
ことによって次に転送されるべきデータのシフトアウト
を促すようになっているものである。
た場合はＦｉＦｏ２にはシフトイン信号を与えることに
よって共通並列データ転送路４に読み出されている。最
も優先順位大のものからのデータを取込させる一方、そ
の最も優先順位大のものにはシフトアウト信号を与える
ことによって次に転送されるべきデータのシフトアウト
を促すようになっているものである。
藁２図はデータ送信側が３個とされた場合でのデータ選
択転送制御回路の一例での具体的構成を示したものであ
る。既に述べたようにＦｉＦ。
択転送制御回路の一例での具体的構成を示したものであ
る。既に述べたようにＦｉＦ。
１−１〜１−５の何れかがデータ出力可能となればその
ものからは出力レディ信号（ＯＲ）が。
ものからは出力レディ信号（ＯＲ）が。
また、ＦｉＦｏ２に空きが生じデータ受信可能となれは
入力レディ信号ｉＲが出力されるが、これＫより所足の
ハンドシェーク手順によってデータがＦｉＦＯ２に転送
されるところとなるものである。
入力レディ信号ｉＲが出力されるが、これＫより所足の
ハンドシェーク手順によってデータがＦｉＦＯ２に転送
されるところとなるものである。
ここでＦＬＦｏｌ −１、２間のハンドシェークのみｔ
考えるものとすれば、ｐｉｐｏｌ −１からは出力レデ
ィ信号ＯＲ１が、また、 ＦｉＦｏ２からは入力レディ
信号ｃＲがともに得られて初めてＦｉＦｏｌ −１には
シフトアウト信号ＯＲ１が、また、 ＦｉＦｏ２にはシ
フトイン信号Ｓｉが与えられることになる。
考えるものとすれば、ｐｉｐｏｌ −１からは出力レデ
ィ信号ＯＲ１が、また、 ＦｉＦｏ２からは入力レディ
信号ｃＲがともに得られて初めてＦｉＦｏｌ −１には
シフトアウト信号ＯＲ１が、また、 ＦｉＦｏ２にはシ
フトイン信号Ｓｉが与えられることになる。
出力レディ信号ＯＲ１はナントゲート（オープンコレク
タ形）５０６．ノアゲートｓｏ５に介しシフトイン信号
５ｉとして出力され、また、入力レディ信号ｉＲはアン
ドゲート５０２を介しアンドゲート５０５で出力レディ
信号ＯＲＩと論理積されたうえシフトアウト信号５０１
として出力されるものである。但し１本例では転送開始
信号５ｒｘｒ″が外部から与えられて初めてシェークハ
ンドが行なわれるものとなっている。Ｎ３図に示すよう
に転送開始信号ＳＴＡｍ″が与えられる時点ｔｏ以前に
おいては入力レディ信号ＬＲはアンドグー） ５０２で
強制的に抑えられ、また、出力レディ信号ＯＲ１はイン
バータ５０１によってノアゲート５ｏ５で強制的に抑え
られるようになっているものである。しかして１時点ｔ
ｏ以前に出力レディ信号ＯＲＩ （出力レディ信号ＯＲ
１（１１）および入力レディ信号ｉＲが出力されていれ
ｉ１′１時点ｔｏよりシフトアウト信号５０１およびシ
フトイン信号５ｉが得られるものである。シフトアウト
信号５０１によりてはトライステートバッファゲート３
−１のみが低出力インピーダンス状態におかれることか
ら、 ＦｉＦｏｌ −１からのデータはシフトイン信号
５ｉの立上りでＦｉＦｏ ２にシフトインされるもので
ある。これによりデータがシフトインされたＦＬＦＯ２
ではそのデータを出力側に転送する必要があったり１次
のデータのシフトインが可能か否かの判定のために再び
入力レディとなる時点ｔ、までの開入カレティ信号ｉＲ
は一旦時点ｔ１で立下るようになっている。また、ｐｉ
ｐｏｌ−１ではシフトアウト信号ＳＯ１と出力レディ信
号ＯＲ１との存在を前提にして次に転送されるべきデー
タのシフトアウト動作が行なわれるが、そのデータがト
ライステートバッファゲート６−１に出力されるまでの
間出力データは不確定となる。
タ形）５０６．ノアゲートｓｏ５に介しシフトイン信号
５ｉとして出力され、また、入力レディ信号ｉＲはアン
ドゲート５０２を介しアンドゲート５０５で出力レディ
信号ＯＲＩと論理積されたうえシフトアウト信号５０１
として出力されるものである。但し１本例では転送開始
信号５ｒｘｒ″が外部から与えられて初めてシェークハ
ンドが行なわれるものとなっている。Ｎ３図に示すよう
に転送開始信号ＳＴＡｍ″が与えられる時点ｔｏ以前に
おいては入力レディ信号ＬＲはアンドグー） ５０２で
強制的に抑えられ、また、出力レディ信号ＯＲ１はイン
バータ５０１によってノアゲート５ｏ５で強制的に抑え
られるようになっているものである。しかして１時点ｔ
ｏ以前に出力レディ信号ＯＲＩ （出力レディ信号ＯＲ
１（１１）および入力レディ信号ｉＲが出力されていれ
ｉ１′１時点ｔｏよりシフトアウト信号５０１およびシ
フトイン信号５ｉが得られるものである。シフトアウト
信号５０１によりてはトライステートバッファゲート３
−１のみが低出力インピーダンス状態におかれることか
ら、 ＦｉＦｏｌ −１からのデータはシフトイン信号
５ｉの立上りでＦｉＦｏ ２にシフトインされるもので
ある。これによりデータがシフトインされたＦＬＦＯ２
ではそのデータを出力側に転送する必要があったり１次
のデータのシフトインが可能か否かの判定のために再び
入力レディとなる時点ｔ、までの開入カレティ信号ｉＲ
は一旦時点ｔ１で立下るようになっている。また、ｐｉ
ｐｏｌ−１ではシフトアウト信号ＳＯ１と出力レディ信
号ＯＲ１との存在を前提にして次に転送されるべきデー
タのシフトアウト動作が行なわれるが、そのデータがト
ライステートバッファゲート６−１に出力されるまでの
間出力データは不確定となる。
したがって、出力レディ信号０Ｒ１（出力レディ信号Ｏ
Ｒ１（１１）はＦｉＦｏｉ −１が再び出力レディとな
る時点ｔ４までの間に一旦立下るものとなっている。も
しも転送すべきデータが存在しない場合には出力レディ
信号０Ｒ１（２＋として示す如く時点ｔ４以降も立下っ
たままとなるものである。シフトイン信号５ｉの立上り
から一定時間経過した時点ｔ、で出力レディ信号ＯＲ１
，（出力レディ信号ＯＲ１（１１）は一旦立下るところ
となるわけである。
Ｒ１（１１）はＦｉＦｏｉ −１が再び出力レディとな
る時点ｔ４までの間に一旦立下るものとなっている。も
しも転送すべきデータが存在しない場合には出力レディ
信号０Ｒ１（２＋として示す如く時点ｔ４以降も立下っ
たままとなるものである。シフトイン信号５ｉの立上り
から一定時間経過した時点ｔ、で出力レディ信号ＯＲ１
，（出力レディ信号ＯＲ１（１１）は一旦立下るところ
となるわけである。
なお、入力レディ償号頌に先立ってシフトイン信号Ｓｉ
が出力される場合があるが、このよう／Ｌ場合には入力
レディ信号費が出力された時点でデータが初めてＦｉＦ
ｏ２にシフトインされるようになりている。
が出力される場合があるが、このよう／Ｌ場合には入力
レディ信号費が出力された時点でデータが初めてＦｉＦ
ｏ２にシフトインされるようになりている。
ｐｉｐｏｌ−１，２のみを考慮した場合でのデータ転送
は以上のようにして行なわれるが％ ＦｉＦ。
は以上のようにして行なわれるが％ ＦｉＦ。
１−２．１−５をも考慮した場合には結局出力レディ信
号ＯＲ１，ＯＲ２にもとづきシフトアウト信号５０２
、５０５の出力を制御すればよいことになる。図示の如
く出力レディ信号ＯＲ１が得られている開はノアゲート
５１［） 、 ５１２を介しアンドゲート５０８ 、５
１１が抑えられることによってシフトアウト信号５０２
、５０５が出力されることはなく、また、出力レディ
信号ＯＲ１，ＯＲ２の何れかが得られている間はノアゲ
ート５１２によって７７ド）ｌ−ト５１１が抑えられる
のでシフトアウト信号５０５が出力されることはないも
のである。
号ＯＲ１，ＯＲ２にもとづきシフトアウト信号５０２
、５０５の出力を制御すればよいことになる。図示の如
く出力レディ信号ＯＲ１が得られている開はノアゲート
５１［） 、 ５１２を介しアンドゲート５０８ 、５
１１が抑えられることによってシフトアウト信号５０２
、５０５が出力されることはなく、また、出力レディ
信号ＯＲ１，ＯＲ２の何れかが得られている間はノアゲ
ート５１２によって７７ド）ｌ−ト５１１が抑えられる
のでシフトアウト信号５０５が出力されることはないも
のである。
換言すれば、ｐｉｐｏｌ−２はＦｉＦｏｌ −１が出方
レディ状態になく、しかも自己が出力レディ状態にある
場合にのみデータを出力し得、また。
レディ状態になく、しかも自己が出力レディ状態にある
場合にのみデータを出力し得、また。
ＦｉＦｏｌ−３はＦｉＦｏｌ −１、１−２がともに出
力レディ状態になく、しかも自己が出力レディ状態にあ
る場合のみデータの出力が可能となるわけである。なお
、抵抗５１４はシフトイン信号Ｓｉ発生用のナントゲー
ト５０６ 、５０９ 、５１５の出力をワイヤードオア
するためのものである。
力レディ状態になく、しかも自己が出力レディ状態にあ
る場合のみデータの出力が可能となるわけである。なお
、抵抗５１４はシフトイン信号Ｓｉ発生用のナントゲー
ト５０６ 、５０９ 、５１５の出力をワイヤードオア
するためのものである。
ところで、例えばＦｉＦｏｌ −２にシリアルアウト信
号５０２が与えられている間にＦｉＦｏｌ−１が出力レ
ディとなれば、その時点よりｐｉｐｏｌ−１にシフトア
ウト４６号５０１が与えられシフトアウト動作などに不
具合を生じることになる。また。
号５０２が与えられている間にＦｉＦｏｌ−１が出力レ
ディとなれば、その時点よりｐｉｐｏｌ−１にシフトア
ウト４６号５０１が与えられシフトアウト動作などに不
具合を生じることになる。また。
データを出力したものが直ちに再び出力レディ信号を発
する可能性があるにも拘わらず、その出力レディ信号が
立下っている間に優先順位小のものが発した出力レディ
信号によってそのものよりデータが出力される可能性が
あって問題である。このような事態を防止すべく本例で
はシフトアウト信号５０２によってはノアゲート５０７
を介しアンドゲート５０５が抑えられ、また、゛シフト
アウト信号ｓｑ、ｙ、によってはノアゲート５０７゜５
１０ヲ介しアンドゲート５０５ 、５０８かともに抑え
られるようになっている。更に入力レディ信号ｉＲのＶ
下り時点でトリ力されるハンドシェーク禁止回路とし゛
このワンシロット回路５０４ （７） ）リガ用力ＭＡ
ＳＫがノアゲート５０７ 、５１０．５１２に入力され
ることによってハンドシェークが禁止されるようになっ
てい゛る。トリガ出力ＭＡＳＫのパルス幅Ｔは出力レデ
ィ信号が再び立上るのに要する最小時間よりもやや大と
しで設だされるが、これがノアグー） ５０７ 、５１
０ 、５１２を介しナンドグー） ５０６ 、５０９
、５１５およびアンドゲート５０５ 、５０８ 、５１
１を抑えるようになっているものである。したがって、
第５図において時Ａ ｔｏで最初のハンドシェークが行
なわれたとすれば、第２回目のハンドシェークは時点ｔ
、以降に行なわれるところとなるものである。なお。
する可能性があるにも拘わらず、その出力レディ信号が
立下っている間に優先順位小のものが発した出力レディ
信号によってそのものよりデータが出力される可能性が
あって問題である。このような事態を防止すべく本例で
はシフトアウト信号５０２によってはノアゲート５０７
を介しアンドゲート５０５が抑えられ、また、゛シフト
アウト信号ｓｑ、ｙ、によってはノアゲート５０７゜５
１０ヲ介しアンドゲート５０５ 、５０８かともに抑え
られるようになっている。更に入力レディ信号ｉＲのＶ
下り時点でトリ力されるハンドシェーク禁止回路とし゛
このワンシロット回路５０４ （７） ）リガ用力ＭＡ
ＳＫがノアゲート５０７ 、５１０．５１２に入力され
ることによってハンドシェークが禁止されるようになっ
てい゛る。トリガ出力ＭＡＳＫのパルス幅Ｔは出力レデ
ィ信号が再び立上るのに要する最小時間よりもやや大と
しで設だされるが、これがノアグー） ５０７ 、５１
０ 、５１２を介しナンドグー） ５０６ 、５０９
、５１５およびアンドゲート５０５ 、５０８ 、５１
１を抑えるようになっているものである。したがって、
第５図において時Ａ ｔｏで最初のハンドシェークが行
なわれたとすれば、第２回目のハンドシェークは時点ｔ
、以降に行なわれるところとなるものである。なお。
本発明をデータ送信側が５つの場合について読切したが
、１つの場合はもとより一般に２以上に場合に適用可で
あることは明らかであシ）。
、１つの場合はもとより一般に２以上に場合に適用可で
あることは明らかであシ）。
以上説明したように本発明は、出力レディ。
入力レディとなった場合に出力レディ状態にあるデータ
送信側のうち最も優先ノ■位大のものよりデータ受信側
にデータが直ちに転送されるようにしたものである。し
たがって１本発明による場合は、１以上のデータ送信側
より１つのデータ受信側に制御容易に゛し′Ｃ１しかも
高速、非同期にデータを選択的に転送し得るという効果
がある。
送信側のうち最も優先ノ■位大のものよりデータ受信側
にデータが直ちに転送されるようにしたものである。し
たがって１本発明による場合は、１以上のデータ送信側
より１つのデータ受信側に制御容易に゛し′Ｃ１しかも
高速、非同期にデータを選択的に転送し得るという効果
がある。
第１図は本発明に係るデータ選択転送方式の一例でのシ
ステム構成を示す図、第２図はデータ送信側の数が６で
ある場合でのデータ選択転送制御回路の一例での構成欠
示す図、第６図はそのデータ選択転送制御回路における
要部の入出力信号波形の例を示す図である。 １−１〜ｉ −Ｎ ・（送信９４ ） ＦｉＦ。 ２・・・（受信側）ＦｉＦ。 ３−１〜３−Ｎ・・・トライステートバッファゲート ４・・・共通並列データ転送路 ５・・・データ選択転送制御回路
ステム構成を示す図、第２図はデータ送信側の数が６で
ある場合でのデータ選択転送制御回路の一例での構成欠
示す図、第６図はそのデータ選択転送制御回路における
要部の入出力信号波形の例を示す図である。 １−１〜ｉ −Ｎ ・（送信９４ ） ＦｉＦ。 ２・・・（受信側）ＦｉＦ。 ３−１〜３−Ｎ・・・トライステートバッファゲート ４・・・共通並列データ転送路 ５・・・データ選択転送制御回路
Claims (1)
- 先入先出記憶手段な各々有するデータ送信側の何れかよ
り出力されるデータ出力レディ信号と、先入先出記憶手
段を有するデータ受信側より出力されるデータ入力レデ
ィ信号との存在を前提にして、データ出力レディ信号を
発したデータ送信側のうち最も優先順位大のデータ送信
側からのデータを共通データ転送路を介しデータ受！１
ｉｌｌＪに取込指示するとともに、データ出力に係るデ
ータ送信側でのデータのシフトアウトを促すようにして
送信データのデータ受信側への選択転送を行なうことを
特徴とするデータ選択転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21619783A JPS60108954A (ja) | 1983-11-18 | 1983-11-18 | デ−タ選択転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21619783A JPS60108954A (ja) | 1983-11-18 | 1983-11-18 | デ−タ選択転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60108954A true JPS60108954A (ja) | 1985-06-14 |
Family
ID=16684791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21619783A Pending JPS60108954A (ja) | 1983-11-18 | 1983-11-18 | デ−タ選択転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60108954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220760A (ja) * | 1987-03-10 | 1988-09-14 | Canon Inc | レンズ鏡筒 |
-
1983
- 1983-11-18 JP JP21619783A patent/JPS60108954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220760A (ja) * | 1987-03-10 | 1988-09-14 | Canon Inc | レンズ鏡筒 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027743A (ja) | データ・パケット・スイッチング装置 | |
| US5504927A (en) | System for controlling input/output data for an integrated one-chip microcomputer utilizing an external clock of a different speed for data transfer | |
| KR920022713A (ko) | 반도체 집적 회로 장치 | |
| US8689218B1 (en) | Method for sharing a resource and circuit making use of same | |
| JPS6120454A (ja) | フレ−ム信号伝送装置 | |
| AU592641B2 (en) | Data transfer between data processing equipment | |
| US9069906B2 (en) | Method for sharing a resource and circuit making use of same | |
| US6924675B2 (en) | Buffer device | |
| JPH031610A (ja) | 信号検出回路 | |
| JPS5853807B2 (ja) | クロツク折返しによる伝送方式 | |
| JP2667671B2 (ja) | データ出力装置 | |
| JPS6411980B2 (ja) | ||
| JPS6195648A (ja) | デ−タ転送方式 | |
| GB2407742A (en) | Asynchronously sending data using alternating control paths | |
| JP2754107B2 (ja) | データ伝送装置 | |
| JP3001899B2 (ja) | 中継装置 | |
| JPS6129026B2 (ja) | ||
| JPS6174053A (ja) | 信号の授受方式 | |
| JP3147842B2 (ja) | データ転送システム及びデータ転送方法 | |
| JPH0650854B2 (ja) | デ−タ転送制御装置 | |
| JPH049339B2 (ja) | ||
| JPH023345B2 (ja) | ||
| JPS58205348A (ja) | デ−タ送受信方式 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| JPH04170830A (ja) | クロック同期型シリアルデータ伝送装置 |