JPS60109280A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60109280A JPS60109280A JP58216213A JP21621383A JPS60109280A JP S60109280 A JPS60109280 A JP S60109280A JP 58216213 A JP58216213 A JP 58216213A JP 21621383 A JP21621383 A JP 21621383A JP S60109280 A JPS60109280 A JP S60109280A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- insulating film
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、金属ゲート電極を有するＭＯ８型トランジス
タからなる半導体装置の製造方法に係シ、特にゲート電
、極と半導体基板との間の絶縁耐圧すなわちゲート耐圧
の良好なゲート電極構造を有する半導体装置の製造方法
に関する。
タからなる半導体装置の製造方法に係シ、特にゲート電
、極と半導体基板との間の絶縁耐圧すなわちゲート耐圧
の良好なゲート電極構造を有する半導体装置の製造方法
に関する。
近年、半導体集積回路を構成するＭＯ８型トランジスタ
のゲート材料として、モリブテン、タングステン、タン
タル、ブータン等の金属やこれらと硅素との金属間化合
物が用いられるようになってきた。これは、従来ゲート
材料として用いられてきた多結晶シリコンの抵抗率が大
きく、大規横な集積回路の動作速度を向上する上で障害
となり、よシ低抵抗の金属材料をゲートとして用いる必
要が生じてきたためである。一方、ＭＯ８型トランジス
タを構成するゲート電極と半導体基板の間には所謂ゲー
ト絶縁膜が形成されるが、半導体装置回路の集積度の向
上とともに、次第に薄くなシつつＱ、２０ｎｍ程度のも
のも作られつつある。
のゲート材料として、モリブテン、タングステン、タン
タル、ブータン等の金属やこれらと硅素との金属間化合
物が用いられるようになってきた。これは、従来ゲート
材料として用いられてきた多結晶シリコンの抵抗率が大
きく、大規横な集積回路の動作速度を向上する上で障害
となり、よシ低抵抗の金属材料をゲートとして用いる必
要が生じてきたためである。一方、ＭＯ８型トランジス
タを構成するゲート電極と半導体基板の間には所謂ゲー
ト絶縁膜が形成されるが、半導体装置回路の集積度の向
上とともに、次第に薄くなシつつＱ、２０ｎｍ程度のも
のも作られつつある。
上記のように薄いゲート絶縁膜上にゲート電極を形成し
、ＡＲのイオン打込みにより半導体基板表面にソース、
ドレイン不純物領域を形成したＭＯ８型トランジスタを
構成すると、半導体基板とゲート電極との間の絶縁耐圧
が本来のゲート絶縁膜固有の絶縁耐圧よシも劣化する現
象が顕著に見出された。
、ＡＲのイオン打込みにより半導体基板表面にソース、
ドレイン不純物領域を形成したＭＯ８型トランジスタを
構成すると、半導体基板とゲート電極との間の絶縁耐圧
が本来のゲート絶縁膜固有の絶縁耐圧よシも劣化する現
象が顕著に見出された。
本発明の目的は上記従来の問題を解決し絶縁耐圧の劣化
を防止できる半導体装置の製造方法を提供するととであ
る。
を防止できる半導体装置の製造方法を提供するととであ
る。
上記目的を達成するため、本発明はゲートの側壁にＩ）
Ｓ Ｇ等の薄膜を被着してイオン打込みを行なうもの
である。
Ｓ Ｇ等の薄膜を被着してイオン打込みを行なうもの
である。
上記耐圧劣化現象をＳｉ基板上に形成するＭＯ８型トラ
ンジスタについて第１図を用いて以下ニ説明する。第１
図に示すようにｐ型Ｓｉ基板３０表面に厚さ２０ｎｍの
ゲート酸化膜５ｉ０２２を形成し、さらにこの上にモリ
ブデン、タングステン、多結晶シリコンなどからなるゲ
ート電極１をホトエツチング工程によυ形成し、ひき続
いて基板表面に垂直にＡｓをイオン打込み５してソース
・ドレイン不純物領域６を形成した。厚さ２０ｎｍのゲ
ート酸化膜ＳｔＯ！の本来の絶縁耐圧は１９〜２０Ｖで
あるが、上記の工程を経たＭＯ８型トランジスタのゲー
ト酸化膜の耐圧は同じ厚さ２０ｎｍの場合でも８〜１５
ｖ程度に劣化する現象が見出された。このようなゲート
耐圧の劣化は、素子の動作特性を劣化させたシ、寿命の
低下を招くため非常に好ましくない現象である。
ンジスタについて第１図を用いて以下ニ説明する。第１
図に示すようにｐ型Ｓｉ基板３０表面に厚さ２０ｎｍの
ゲート酸化膜５ｉ０２２を形成し、さらにこの上にモリ
ブデン、タングステン、多結晶シリコンなどからなるゲ
ート電極１をホトエツチング工程によυ形成し、ひき続
いて基板表面に垂直にＡｓをイオン打込み５してソース
・ドレイン不純物領域６を形成した。厚さ２０ｎｍのゲ
ート酸化膜ＳｔＯ！の本来の絶縁耐圧は１９〜２０Ｖで
あるが、上記の工程を経たＭＯ８型トランジスタのゲー
ト酸化膜の耐圧は同じ厚さ２０ｎｍの場合でも８〜１５
ｖ程度に劣化する現象が見出された。このようなゲート
耐圧の劣化は、素子の動作特性を劣化させたシ、寿命の
低下を招くため非常に好ましくない現象である。
このような好ましくない現象を防止するため、本発明で
は、ゲート電極およびゲート電極直下のゲート酸化膜が
ソース・ドレイン不純物領域形成のためのイオン打込み
に曝されないようにすることを特徴とする。
は、ゲート電極およびゲート電極直下のゲート酸化膜が
ソース・ドレイン不純物領域形成のためのイオン打込み
に曝されないようにすることを特徴とする。
上記のようにすることがゲート酸化膜の耐圧劣化を防止
できる理由について以下に説明する。まず、第９図のゲ
ート電極部の構造で、ゲート酸化膜の耐圧が劣化する原
因は十分間らかになっていないが、本発明者の推定する
原因を以下に説明する。通常、ソース・ドレイン不純物
領域はゲート電極を打込みのマスクとしだＡｓＰなとの
イオン打込みによシ形成される。このとき、ゲート電極
下にイオンが打込まれないよう十分な膜厚のゲート電極
１が形成されている。しかし、通常エトエツチング工程
で形成されるゲー ト電極の断面は第１図に示したよう
に両端が裾を引いた形状になっている。このときゲート
電極の両端部分はイオン打込みの方向から見て、イオン
打込みを阻止するのに十分な膜厚を有せず、一部のイオ
ンはゲート電極を貢通してゲート酸化膜２さらには基板
３にまで達すると考えられる。このとき、ゲート電極の
両端部の直下にあるゲート酸化膜の部分４は、イオンの
通過に伴う損傷を受けて、この部分で耐圧が劣化すると
考えられる。
できる理由について以下に説明する。まず、第９図のゲ
ート電極部の構造で、ゲート酸化膜の耐圧が劣化する原
因は十分間らかになっていないが、本発明者の推定する
原因を以下に説明する。通常、ソース・ドレイン不純物
領域はゲート電極を打込みのマスクとしだＡｓＰなとの
イオン打込みによシ形成される。このとき、ゲート電極
下にイオンが打込まれないよう十分な膜厚のゲート電極
１が形成されている。しかし、通常エトエツチング工程
で形成されるゲー ト電極の断面は第１図に示したよう
に両端が裾を引いた形状になっている。このときゲート
電極の両端部分はイオン打込みの方向から見て、イオン
打込みを阻止するのに十分な膜厚を有せず、一部のイオ
ンはゲート電極を貢通してゲート酸化膜２さらには基板
３にまで達すると考えられる。このとき、ゲート電極の
両端部の直下にあるゲート酸化膜の部分４は、イオンの
通過に伴う損傷を受けて、この部分で耐圧が劣化すると
考えられる。
また、モリブデン（ＭＯ）やタングステン（Ｗ）合、こ
れらの金属を基板上にスパッタ法等で被着するに際して
（１１０）面が優先配向し易く、この配向のもとでは、
基板に垂直に打込むイオンがＭＯやＷの結晶格子を貫通
するチャネリング現象が生じる。このようカチャネリン
グによるゲート電極下へのイオンの打込みを防止するた
め、第２図に示したような薄板１１がゲート電極の上に
形成される。該薄板１１は厚さ５０〜ｌＱＱｎｍの二酸
化シリコン（Ｓ １０２）、リン硅酸ガラス（ＰＥＧ）
、窒化シリコン（Ｓｊ３Ｎ４）を用いることができる。
れらの金属を基板上にスパッタ法等で被着するに際して
（１１０）面が優先配向し易く、この配向のもとでは、
基板に垂直に打込むイオンがＭＯやＷの結晶格子を貫通
するチャネリング現象が生じる。このようカチャネリン
グによるゲート電極下へのイオンの打込みを防止するた
め、第２図に示したような薄板１１がゲート電極の上に
形成される。該薄板１１は厚さ５０〜ｌＱＱｎｍの二酸
化シリコン（Ｓ １０２）、リン硅酸ガラス（ＰＥＧ）
、窒化シリコン（Ｓｊ３Ｎ４）を用いることができる。
このような構造を用いた場合も、第２図のゲート電極の
断面の両端が裾を引いて形成されていると、第１図で説
明したのと同様な原因でゲート酸化膜の耐圧が劣化する
と考えられる。以上第１図及び第２図について、ゲート
酸化膜の耐圧劣化の原因には、上述の如く打込まれる不
純物イオンが直接ゲート酸化膜に損傷を生じさせること
のほか、打込まれるイオンがゲート電極を構成する原子
に衝突してこの原子がゲート酸化膜中に打込まれる所謂
ノックオン効果本付随する可能性がある。
断面の両端が裾を引いて形成されていると、第１図で説
明したのと同様な原因でゲート酸化膜の耐圧が劣化する
と考えられる。以上第１図及び第２図について、ゲート
酸化膜の耐圧劣化の原因には、上述の如く打込まれる不
純物イオンが直接ゲート酸化膜に損傷を生じさせること
のほか、打込まれるイオンがゲート電極を構成する原子
に衝突してこの原子がゲート酸化膜中に打込まれる所謂
ノックオン効果本付随する可能性がある。
以上説明したようなＭＥＳ型トランジスタにおけるゲー
ト酸化膜の耐圧の劣化を防止するため、本発明は、第３
図に示したようにゲート電極２１の側壁に絶縁皮膜２２
を被着してイオン打込みすることを特徴とする。この絶
縁皮膜２２はイオン打込みを阻止する能力があってゲー
ト電極２１の下端部にはイオンが打込まれない。従って
、ゲート電極２１の下端部直下のゲート酸化膜が打込ま
れたイオンによって損傷を受けることなく、ゲート酸化
膜の耐圧劣化は生じない。このとき、絶縁皮膜２２は、
ゲート電極両端下端部にイオンが到達しないよう十分な
膜厚を有することが必要である。このための膜厚として
は、３０ｎｍ以上であることが望ましい。また、過度に
厚すき゛ると、シリコン基板中に形成される不純物領域
２６とゲート電極２１が離れすぎて、所謂オフセットゲ
ート状態になるため、該絶縁皮膜の厚さは約２００ｎｍ
以下であることが望ましい。
ト酸化膜の耐圧の劣化を防止するため、本発明は、第３
図に示したようにゲート電極２１の側壁に絶縁皮膜２２
を被着してイオン打込みすることを特徴とする。この絶
縁皮膜２２はイオン打込みを阻止する能力があってゲー
ト電極２１の下端部にはイオンが打込まれない。従って
、ゲート電極２１の下端部直下のゲート酸化膜が打込ま
れたイオンによって損傷を受けることなく、ゲート酸化
膜の耐圧劣化は生じない。このとき、絶縁皮膜２２は、
ゲート電極両端下端部にイオンが到達しないよう十分な
膜厚を有することが必要である。このための膜厚として
は、３０ｎｍ以上であることが望ましい。また、過度に
厚すき゛ると、シリコン基板中に形成される不純物領域
２６とゲート電極２１が離れすぎて、所謂オフセットゲ
ート状態になるため、該絶縁皮膜の厚さは約２００ｎｍ
以下であることが望ましい。
厚さ２０ｎｍのゲート酸化膜を有するシリコン基板上に
以上に述べたような側壁に絶縁物皮膜を有する構造のゲ
ート電極を形成して、Ａｓをイオン打込みした結果、厚
さ２Ｑｎｍのシリコン酸化膜の本来の絶縁耐圧である１
９Ｖ程度の耐圧を確保することができた。
以上に述べたような側壁に絶縁物皮膜を有する構造のゲ
ート電極を形成して、Ａｓをイオン打込みした結果、厚
さ２Ｑｎｍのシリコン酸化膜の本来の絶縁耐圧である１
９Ｖ程度の耐圧を確保することができた。
以下、本発明を実施例を参照して詳しく説明する。
実施例１
ｐ型シリコン基板上に厚さ２０１ｍのゲート酸化膜を熱
酸化によ多形成し、この上にスパッタ法によシタングス
テン（Ｗ）を厚さ３５０１ｍＫ被着し、さらにこの上に
厚さ７Ｑｎｍのリン硅酸ガラス（ＰＳＧ）を（、％’Ｄ
法によ＃）１１１着した。ひき続いてゲートを形成する
ためのホトレジストパターンを形成したのち、これをマ
スクとしテ、ＣＦ４プラズマおよびＳＦｍプラズマでＰ
ＳＧおよびＷを順次ドライエツチングした。レジストマ
スクを除去したのち、全面にＯＶＤ法によシ厚さ６０ｎ
ｍのＰＳＧを被着し、これをＣＦ４プラズマを使った反
応性イオｔンエッチングによシ除去した。
酸化によ多形成し、この上にスパッタ法によシタングス
テン（Ｗ）を厚さ３５０１ｍＫ被着し、さらにこの上に
厚さ７Ｑｎｍのリン硅酸ガラス（ＰＳＧ）を（、％’Ｄ
法によ＃）１１１着した。ひき続いてゲートを形成する
ためのホトレジストパターンを形成したのち、これをマ
スクとしテ、ＣＦ４プラズマおよびＳＦｍプラズマでＰ
ＳＧおよびＷを順次ドライエツチングした。レジストマ
スクを除去したのち、全面にＯＶＤ法によシ厚さ６０ｎ
ｍのＰＳＧを被着し、これをＣＦ４プラズマを使った反
応性イオｔンエッチングによシ除去した。
反応性イオンエツチングは垂直方向にのみエツチングが
進行するので、Ｗゲートの側壁には第４図に示したよう
にＰＳＧ皮膜３２が残った。このあと、ΔＳイオンを加
速電圧８０ｋＶで５×１０１ｓ個／ｃｍ ２の面密度で
基板にイオン打込みを行い、Ａｓ不純物活性化のだめの
熱処理を行った。このあと、ＰＳＧなどの絶縁膜の形成
、導通孔の形成、Ａｔ配線の形成等、通常の工程に従っ
てＭＯ８型トランジスタを作成した。シリコン基板とゲ
ート電極との間の絶縁耐圧す外わちゲート酸化膜の耐圧
を測定した結果、１９〜２０Ｖと良好な耐圧が得られた
。
進行するので、Ｗゲートの側壁には第４図に示したよう
にＰＳＧ皮膜３２が残った。このあと、ΔＳイオンを加
速電圧８０ｋＶで５×１０１ｓ個／ｃｍ ２の面密度で
基板にイオン打込みを行い、Ａｓ不純物活性化のだめの
熱処理を行った。このあと、ＰＳＧなどの絶縁膜の形成
、導通孔の形成、Ａｔ配線の形成等、通常の工程に従っ
てＭＯ８型トランジスタを作成した。シリコン基板とゲ
ート電極との間の絶縁耐圧す外わちゲート酸化膜の耐圧
を測定した結果、１９〜２０Ｖと良好な耐圧が得られた
。
実施例２
実施例１において、Ｗをエツチング加工後、ＰＳＧの替
りにスチレンガスのプラズマ放電により厚さ５Ｑｎｍの
プラズマ重合ポリスチレン膜を表面に堆積した。つづい
て０２プラズマによる反応性イオンエツチングによって
ポリスチレンｒｔ−エツチング除去し、Ｗの側壁にのみ
ポリスチレン膜を残した。この場合も、実施例１と同様
、Ｗゲート端部におけるゲート酸化膜の耐圧劣化を防止
することができ、１９ｖ程度の良好な耐圧であった。
りにスチレンガスのプラズマ放電により厚さ５Ｑｎｍの
プラズマ重合ポリスチレン膜を表面に堆積した。つづい
て０２プラズマによる反応性イオンエツチングによって
ポリスチレンｒｔ−エツチング除去し、Ｗの側壁にのみ
ポリスチレン膜を残した。この場合も、実施例１と同様
、Ｗゲート端部におけるゲート酸化膜の耐圧劣化を防止
することができ、１９ｖ程度の良好な耐圧であった。
以上、実施例では、ゲー）［極としてｗ１ゲート電極上
にあらかじめ形成するイオン打込みの際のチャネリング
を防止する絶縁膜としてＰＳＧを使用する場合について
述べたが、ゲート電極としてはでリプデン、チタン、タ
ンタル、およびこれらのシリコン化合物のいずれかを用
い、ゲート電極上に形成するチャネリング防止膜として
５ｉ０２゜Ｓｉ３Ｎ４ 等を用いた場合も同様な効果が
得られる。
にあらかじめ形成するイオン打込みの際のチャネリング
を防止する絶縁膜としてＰＳＧを使用する場合について
述べたが、ゲート電極としてはでリプデン、チタン、タ
ンタル、およびこれらのシリコン化合物のいずれかを用
い、ゲート電極上に形成するチャネリング防止膜として
５ｉ０２゜Ｓｉ３Ｎ４ 等を用いた場合も同様な効果が
得られる。
以上説明したように本発明によれば、ＭＯ８型トランジ
スタのゲート電極の両端部の直下のゲート酸化膜の耐圧
の劣化を防止できるので、ＭＯ８型トランジスタを使う
半導体装置の動作寿命や信頼度が向上する効果が顕著で
ある。
スタのゲート電極の両端部の直下のゲート酸化膜の耐圧
の劣化を防止できるので、ＭＯ８型トランジスタを使う
半導体装置の動作寿命や信頼度が向上する効果が顕著で
ある。
第１図は従来のＭＯ８型トランジスタのゲート電極部分
の断面図、第２図はゲート１４４．極上にＰＳＧなどの
チャネリング防止用薄板を有した構造の従来のＭＯ８型
トランジスタのゲート電極部分の断面図、第３図、第４
図は本発明の詳細な説明するだめの断面図である。 １．１２．２１．３１・・・ゲート電極、１１．３３・
・・薄板、２．１３．２３．３４川ゲート酸化膜、３．
１４，２４．３５・・・半導体基板、６．１７゜２６．
３６・・・ソース・１ルイン不純物領域、２２゜３２・
・・絶縁物膜。 第１ 図 第２図 ＪＪＪＪＪＪＪＪＪ〜″ 第１頁の続き ０発 明 者 和 １） 恭 雄 国分寺市東恋ケ窪央
研究所内
の断面図、第２図はゲート１４４．極上にＰＳＧなどの
チャネリング防止用薄板を有した構造の従来のＭＯ８型
トランジスタのゲート電極部分の断面図、第３図、第４
図は本発明の詳細な説明するだめの断面図である。 １．１２．２１．３１・・・ゲート電極、１１．３３・
・・薄板、２．１３．２３．３４川ゲート酸化膜、３．
１４，２４．３５・・・半導体基板、６．１７゜２６．
３６・・・ソース・１ルイン不純物領域、２２゜３２・
・・絶縁物膜。 第１ 図 第２図 ＪＪＪＪＪＪＪＪＪ〜″ 第１頁の続き ０発 明 者 和 １） 恭 雄 国分寺市東恋ケ窪央
研究所内
Claims (1)
- １、金属ゲート電極を有するＭＯＳ）ランジスタのソー
スおよびドレインを形成するイオン打込みに先立って該
ゲート電極の側壁表面に絶縁物皮膜が形成されているこ
とを特徴とする半導体において、該絶縁物皮膜が二酸化
シリコンもしくは窒化シリコンを主成分とする物質もし
くはプラズマ重合有機膜であることを特徴とする半にお
いて、該ＭＯ５型トランジスタのゲート電極パターンを
加工形成したのち、全面一様に該絶縁物皮膜を形成し、
該絶縁物皮膜を反応性イオンエッチノブ法により垂直エ
ツチングを施すことにより該ゲート電極の側壁にのみ該
絶縁物皮膜を残すことを特徴とする半導体装置の與造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216213A JPS60109280A (ja) | 1983-11-18 | 1983-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58216213A JPS60109280A (ja) | 1983-11-18 | 1983-11-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60109280A true JPS60109280A (ja) | 1985-06-14 |
Family
ID=16685045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58216213A Pending JPS60109280A (ja) | 1983-11-18 | 1983-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109280A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954537A (en) * | 1995-08-18 | 1999-09-21 | Thomas & Betts International, Inc. | Flexible flat cable and connector for connecting the same |
| US6022242A (en) * | 1997-05-09 | 2000-02-08 | Thomas & Betts International, Inc. | Connector used for flexible flat cable |
-
1983
- 1983-11-18 JP JP58216213A patent/JPS60109280A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5954537A (en) * | 1995-08-18 | 1999-09-21 | Thomas & Betts International, Inc. | Flexible flat cable and connector for connecting the same |
| US6022242A (en) * | 1997-05-09 | 2000-02-08 | Thomas & Betts International, Inc. | Connector used for flexible flat cable |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212917A (ja) | 半導体装置の製造方法 | |
| JPH07335885A (ja) | 低抵抗ゲート電極を有する半導体素子の製造方法 | |
| JPS6032364A (ja) | 半導体装置の製造方法 | |
| JPS6175544A (ja) | 半導体装置の製法 | |
| JP3494458B2 (ja) | 半導体不揮発性記憶装置及びその製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| KR100507344B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| JP3108929B2 (ja) | ドライエッチング方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| US20050146059A1 (en) | Method for forming rectangular-shaped spacers for semiconductor devices | |
| JP3348542B2 (ja) | シリコン系材料層のパターニング方法 | |
| US7413996B2 (en) | High k gate insulator removal | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| KR100247915B1 (ko) | 저저항금속실리사이드물질의식각방법 | |
| JPS60109281A (ja) | 半導体装置の製造方法 | |
| US6300190B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| KR100303357B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06283483A (ja) | エッチング方法 | |
| JP2939269B2 (ja) | 半導体装置の製造方法 | |
| KR101019696B1 (ko) | 트랜지스터 제조방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| JP3257040B2 (ja) | ドライエッチング方法 |