JPS6010963A - イメ−ジメモリ構成方式 - Google Patents
イメ−ジメモリ構成方式Info
- Publication number
- JPS6010963A JPS6010963A JP58118781A JP11878183A JPS6010963A JP S6010963 A JPS6010963 A JP S6010963A JP 58118781 A JP58118781 A JP 58118781A JP 11878183 A JP11878183 A JP 11878183A JP S6010963 A JPS6010963 A JP S6010963A
- Authority
- JP
- Japan
- Prior art keywords
- image
- address
- image memory
- plane
- facsimile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、イメージメモリの大きさを画素密度などに応
じて変更できる可変構造のイメージメモリ構成方式に関
し、特にコンピュータとファクシミリ装置を接続するフ
ァクシミリ接続装置に有用な標準および拡張の両モード
に適応できるイメージメモリの構成方式に関する。
じて変更できる可変構造のイメージメモリ構成方式に関
し、特にコンピュータとファクシミリ装置を接続するフ
ァクシミリ接続装置に有用な標準および拡張の両モード
に適応できるイメージメモリの構成方式に関する。
現在、ファクシミリ装置は、コンピュータの入出力端末
としてさかんに利用されるようになっている。
としてさかんに利用されるようになっている。
この場合、コンピュータシステムの入出力インタフェー
スをファクシミリ伝送システムに適合させるため、ファ
クシミリ接続装置と呼ばれるアダプタが必要とされる。
スをファクシミリ伝送システムに適合させるため、ファ
クシミリ接続装置と呼ばれるアダプタが必要とされる。
次に、ファクシミリ接続装置のシステム内で果す役割と
その簡単な内部構成とを第１図および第２図により説明
する。
その簡単な内部構成とを第１図および第２図により説明
する。
第１図は、ファクシミリ装置を端末として有するイメー
ジ処理システムの概要図である。本図において、１はホ
ストコンピュータ、２はファクシミリ接続装置、３は網
制御装置、４は交換網、５−０乃至５−％はファクシミ
リ装置（ＦＡＸ）を表わす。
ジ処理システムの概要図である。本図において、１はホ
ストコンピュータ、２はファクシミリ接続装置、３は網
制御装置、４は交換網、５−０乃至５−％はファクシミ
リ装置（ＦＡＸ）を表わす。
ホストコンピュータ１から任意の宛先ファクシミ！Ｊ装
置（ＦＡＸ）へ出力されるイメージデータは、ファクシ
ミリ接続装置２でファクシミリ信号に変換され宛先ファ
クシミリ装置へ転送させる。
置（ＦＡＸ）へ出力されるイメージデータは、ファクシ
ミリ接続装置２でファクシミリ信号に変換され宛先ファ
クシミリ装置へ転送させる。
その際網制御装置３は、交換網４を介して、宛先ファク
シミリ装置（ＦＡＸ）との間に回線を確立する起呼動作
を行なう。
シミリ装置（ＦＡＸ）との間に回線を確立する起呼動作
を行なう。
他方、任意のファクシミリ装置（ＦＡＸ）からホストコ
ンピュータ１へ転送されるファクシミリ信号は、交換網
４および網制御装置３を介してファクシミリ接続装置２
へ入力される。ファクシミリ接続装置２は、ファクシミ
リ信号ヲ原イメージデータに復元し、ホストコンピュー
タｌへ転送スる。
ンピュータ１へ転送されるファクシミリ信号は、交換網
４および網制御装置３を介してファクシミリ接続装置２
へ入力される。ファクシミリ接続装置２は、ファクシミ
リ信号ヲ原イメージデータに復元し、ホストコンピュー
タｌへ転送スる。
第２図は、ファクシミリ接続装置２の構成例を示し、６
−Ｏ乃至６−３はそれぞれイメージメモリＩＭＯ乃至Ｉ
Ｍ３を表わし、また７はイメージプロセッサ、８−Ｏ乃
至８−３はそれぞれラインコントロールアダプタＬＣＡ
Ｏ乃至ＬＣＡ３を表わす、、ＬＣＡＯ乃至ＬＣＡ３は、
対ポストインクフェース制御、対ＦＡＸインタフェース
制御、及びデータ転送制御を行なうもので、４回線に対
応し、独立してイメージプロセサ７に処理を依頼する。
−Ｏ乃至６−３はそれぞれイメージメモリＩＭＯ乃至Ｉ
Ｍ３を表わし、また７はイメージプロセッサ、８−Ｏ乃
至８−３はそれぞれラインコントロールアダプタＬＣＡ
Ｏ乃至ＬＣＡ３を表わす、、ＬＣＡＯ乃至ＬＣＡ３は、
対ポストインクフェース制御、対ＦＡＸインタフェース
制御、及びデータ転送制御を行なうもので、４回線に対
応し、独立してイメージプロセサ７に処理を依頼する。
イメージプロセサ７は９個々のＬＣＡから依頼される処
理データについて１文字コードは文字パターンに、ベク
トル情報は線分に、そして圧縮データ（イメージ）は伸
張処理して、各回線の対応するイメージメモリに書き込
む。イメージメモリに一旦展開されたデータは、その後
、ＦＡＸに送出するため、イメージプロセサ７で圧縮処
理して。
理データについて１文字コードは文字パターンに、ベク
トル情報は線分に、そして圧縮データ（イメージ）は伸
張処理して、各回線の対応するイメージメモリに書き込
む。イメージメモリに一旦展開されたデータは、その後
、ＦＡＸに送出するため、イメージプロセサ７で圧縮処
理して。
ＬＣＡ側に返却されＦＡＸへ出力される。
以上の動作に即いで、イメージメモリは、現在接続され
るＦＡＸの性能により、横方向８ドツト／ｆｎｆｎ ＋
縦方向７．７ラインＡ−の画素密度のＡ４文書情報を格
納可能にするため、横方向（Ｘ方向）２０４８ドツト、
縦方向（Ｙ方向）３０７２ドツトの大きさのメモリブレ
ーンで構成され、Ｘ方向 ｙ １方向任意の位置のＢｉ
ｔをリード、ライトできる必要がある。このイメージメ
モリは、ＩＭＯ乃至ＩＭ３で示されているように２回線
対応に４枚設けられており、各々、対応するＦＡＸとの
間で伝送されるイメージ情報を格納する目的で使用され
るが、その大きさは固定されている。
るＦＡＸの性能により、横方向８ドツト／ｆｎｆｎ ＋
縦方向７．７ラインＡ−の画素密度のＡ４文書情報を格
納可能にするため、横方向（Ｘ方向）２０４８ドツト、
縦方向（Ｙ方向）３０７２ドツトの大きさのメモリブレ
ーンで構成され、Ｘ方向 ｙ １方向任意の位置のＢｉ
ｔをリード、ライトできる必要がある。このイメージメ
モリは、ＩＭＯ乃至ＩＭ３で示されているように２回線
対応に４枚設けられており、各々、対応するＦＡＸとの
間で伝送されるイメージ情報を格納する目的で使用され
るが、その大きさは固定されている。
本発明は２文書情報を格納する独立したイメージメモリ
を複数枚持つファクシミリ接続装置等のイメージ処理装
置において、将来・現在の画素密度よりさらに高い密度
のファクシミリ装置が出現しても１本接続装置により接
続可能とするための拡張可能なメモリ構造を提供するこ
とを目的とし。
を複数枚持つファクシミリ接続装置等のイメージ処理装
置において、将来・現在の画素密度よりさらに高い密度
のファクシミリ装置が出現しても１本接続装置により接
続可能とするための拡張可能なメモリ構造を提供するこ
とを目的とし。
そのための構成は２文字２図形、イメージ等の文書デー
タを横方向（Ｘ方向）あるいは縦方向（Ｙ方向）の任意
の位置にＩＢｉｔ単位で格納することを可能とする独立
したイメージメモリを回線対応で複数枚そなえたイメー
ジ処理装置において、拡張モードのイメージ処理動作時
に、前記イメージメモリを必要枚数だけ２次元的に連結
することにより、１枚の拡張されたイメージメモリとし
て動作させることを特徴としている。
タを横方向（Ｘ方向）あるいは縦方向（Ｙ方向）の任意
の位置にＩＢｉｔ単位で格納することを可能とする独立
したイメージメモリを回線対応で複数枚そなえたイメー
ジ処理装置において、拡張モードのイメージ処理動作時
に、前記イメージメモリを必要枚数だけ２次元的に連結
することにより、１枚の拡張されたイメージメモリとし
て動作させることを特徴としている。
以下に１本発明の詳細を実施例にしたがって説明する。
第３図および第４図は９本発明にもとづくイメージメモ
リ構成方式の１実施例による説明図であり、第２図に示
す回線対応に４枚のイメージメモリを有するファクシミ
リ接続装置に適用したものである。
リ構成方式の１実施例による説明図であり、第２図に示
す回線対応に４枚のイメージメモリを有するファクシミ
リ接続装置に適用したものである。
なお説明の便宜上、４枚のイメージメモリが回線対応で
独立して動作するモードを標準モード。
独立して動作するモードを標準モード。
４枚が連結して１枚のイメージメモリとして動作するモ
ードを拡張モードと呼ぶ。
ードを拡張モードと呼ぶ。
第３図に１回線対応のイメージメモリの連結例を示す。
図中、６−Ｏ乃至６−３は４枚のイメージメモリＩＭＯ
乃至ＩＭ３である。図（１）の標準モードにおける各回
線対応のイメージメモリは１図（ＩＩ）の拡張モードに
おいて、１枚の拡張イメージメモリとして構成される。
乃至ＩＭ３である。図（１）の標準モードにおける各回
線対応のイメージメモリは１図（ＩＩ）の拡張モードに
おいて、１枚の拡張イメージメモリとして構成される。
この場合、ファクシミリ接続装置内にはイメージメモリ
は１個しか存在していない状態となるため、各ＬＣＡは
並列動作することができず、イメージメモリは一時に１
つの選択されたＬＣＡにより占有される。
は１個しか存在していない状態となるため、各ＬＣＡは
並列動作することができず、イメージメモリは一時に１
つの選択されたＬＣＡにより占有される。
第４図の（α）は、このような標準モードと拡張モード
に応じてイメージメモリ構成の変更を制御し。
に応じてイメージメモリ構成の変更を制御し。
かつ適切なアクセスを可能にするイメージメモリ制御回
路の１実施例を示し、同図（ｂ）は４枚のイメージメモ
リのプレーン選択回路を示し、同図（ｃ）は４枚のイメ
ージメモリの各々に与えられるアドレスを示したもので
ある。
路の１実施例を示し、同図（ｂ）は４枚のイメージメモ
リのプレーン選択回路を示し、同図（ｃ）は４枚のイメ
ージメモリの各々に与えられるアドレスを示したもので
ある。
牙４図において、６−〇乃至６−３はイメージメモリＩ
ＭＯ乃至ＩＭ３．９はＸアドレスカウンタ、１０はＸア
ドレスカウンタ、１１はＬＣＡアドレスレジスタ、１２
はア２ｔ！、ス制御回路、１３はアドレス制御回路内部
のプレーン選択回路、１４はＸアドレスバス、１５はＸ
アドレスバス、１６はプレーンイネーブル線を表わす。
ＭＯ乃至ＩＭ３．９はＸアドレスカウンタ、１０はＸア
ドレスカウンタ、１１はＬＣＡアドレスレジスタ、１２
はア２ｔ！、ス制御回路、１３はアドレス制御回路内部
のプレーン選択回路、１４はＸアドレスバス、１５はＸ
アドレスバス、１６はプレーンイネーブル線を表わす。
イメージメモリＩＭＯ乃至ＩＭ３は、それぞれ前述した
ように２０４８ Ｘ３０７２ドツトが記憶できる７６８
ＫＢの記憶容量をもつメモリプレーンで構成されている
。
ように２０４８ Ｘ３０７２ドツトが記憶できる７６８
ＫＢの記憶容量をもつメモリプレーンで構成されている
。
Ｘアドレスは図（ｂ）に示すようにＹＡＯＯ乃至ＹＡ１
２の１３ビツトで構成され、Ｘアドレスカウンタ９によ
り供給される。他方ＸアドレスはＸＡｏｏ乃至ＸＡＩＩ
の１２ビツトで構成され、Ｘアドレスカウンター０によ
り供給される。標準モードにおいてＬＣＡと一対一対応
をさせるためのイメージメモリのプレーンアドレス（Ｉ
ＭＯ乃至ＩＭ３）は、ＬＡＯおよびＬＡＩの２ビツトで
表わされ、ＬＣＡアドレスレジスター１に設定される。
２の１３ビツトで構成され、Ｘアドレスカウンタ９によ
り供給される。他方ＸアドレスはＸＡｏｏ乃至ＸＡＩＩ
の１２ビツトで構成され、Ｘアドレスカウンター０によ
り供給される。標準モードにおいてＬＣＡと一対一対応
をさせるためのイメージメモリのプレーンアドレス（Ｉ
ＭＯ乃至ＩＭ３）は、ＬＡＯおよびＬＡＩの２ビツトで
表わされ、ＬＣＡアドレスレジスター１に設定される。
拡張モードにおけるイメージメモリのプレーンアドレス
は、ＸアドレスおよびＸアドレスの各最上位ビットＹＡ
１２およびＸＡＩＩにより与えられ、４枚のイメージメ
モリのプレーンを単一プレーンとしてアクセスすること
を可能にする。
は、ＸアドレスおよびＸアドレスの各最上位ビットＹＡ
１２およびＸＡＩＩにより与えられ、４枚のイメージメ
モリのプレーンを単一プレーンとしてアクセスすること
を可能にする。
各イメージメモリプレーン内アドレスは、Ｘアドレスカ
ウンタ出力のＹＡＯＯ乃至ＹＡＩＩと。
ウンタ出力のＹＡＯＯ乃至ＹＡＩＩと。
Ｘアドレスカウンタ出力のＸＡＯＯ乃至ＸＡｌ０によっ
て与えられ、それぞれＹアドレスノくス１４とＸアドレ
スバス１５べ・供給される。
て与えられ、それぞれＹアドレスノくス１４とＸアドレ
スバス１５べ・供給される。
アク仁ス制御回路１２は、拡張モード信号により制御さ
れ２図（６）のプレーン選択回路１３に示すように、標
準モード時にはＹＡ１２−ＸＡＩＩの２ビツトを、また
拡張モード時にはＬＡＩ−ＬＡＯの２ビツトをそれぞれ
選択し、さらにデコードして、プレーンイネーブル線１
６の１本を駆動する（すなわちＩＭＯＧｏ乃至ＩＭ３Ｇ
Ｏ）。
れ２図（６）のプレーン選択回路１３に示すように、標
準モード時にはＹＡ１２−ＸＡＩＩの２ビツトを、また
拡張モード時にはＬＡＩ−ＬＡＯの２ビツトをそれぞれ
選択し、さらにデコードして、プレーンイネーブル線１
６の１本を駆動する（すなわちＩＭＯＧｏ乃至ＩＭ３Ｇ
Ｏ）。
図（りのプレーン選択回路から出力される２ビツトのプ
レーン選択信号は、たとえば図（ｃ）に示すコードパタ
ーンをもっている。
レーン選択信号は、たとえば図（ｃ）に示すコードパタ
ーンをもっている。
このように、独立した４枚のイメージメモリを必要に応
じて連結可能にすることにより９画素密度が２倍あるい
は画面サイズが２倍のファクシミリ装置との間でのファ
クシミリ伝送にもファクシミリ接続装置の機能を容易に
適合させることができる。イメージメモリの枚数は４枚
に限られるものではなく、他の任意の枚数のものにも適
用することができ、それに応じた種々のサイズの拡張さ
れたイメージメモリを構成することができる。
じて連結可能にすることにより９画素密度が２倍あるい
は画面サイズが２倍のファクシミリ装置との間でのファ
クシミリ伝送にもファクシミリ接続装置の機能を容易に
適合させることができる。イメージメモリの枚数は４枚
に限られるものではなく、他の任意の枚数のものにも適
用することができ、それに応じた種々のサイズの拡張さ
れたイメージメモリを構成することができる。
以上述べたように９本発明によれば、ファクシミリ接続
装置などの独立した複数のイメージメモリをそなえたイ
メージ処理装置を種々の画素密度。
装置などの独立した複数のイメージメモリをそなえたイ
メージ処理装置を種々の画素密度。
画面サイズに対して適応させることができ、装置の利用
性と経済性とを改善することができる。
性と経済性とを改善することができる。
第１図は本発明が対象とするイメージ処理システムの１
構成例を示す図、第２図は従来のファクシミリ接続装置
の１構成例を示す図、第３図は本発明実施例のイメージ
メモリ構成を示す図、第４図（αＪ 、 （６） 、
ｔＣｒはイメージメモリ制御回路の１実施例構成図であ
る。 図中、６−Ｏ乃至６−３はイメージメモリ、９はＸアド
レスカウンタ、１０はＸアドレスカウンタ、１１はＬＣ
Ａ（ラインコントロールアダプタ）アドレスレジスタ、
１２はアクセス制御回路、１３はプレーン選択回路を表
わす。 特許出願人 富士通株式会社
構成例を示す図、第２図は従来のファクシミリ接続装置
の１構成例を示す図、第３図は本発明実施例のイメージ
メモリ構成を示す図、第４図（αＪ 、 （６） 、
ｔＣｒはイメージメモリ制御回路の１実施例構成図であ
る。 図中、６−Ｏ乃至６−３はイメージメモリ、９はＸアド
レスカウンタ、１０はＸアドレスカウンタ、１１はＬＣ
Ａ（ラインコントロールアダプタ）アドレスレジスタ、
１２はアクセス制御回路、１３はプレーン選択回路を表
わす。 特許出願人 富士通株式会社
Claims (1)
- 文字９図形、イメージ等の文書データを横方向（Ｘ方向
）あるいは縦方向（Ｙ方向）の任意の位置にＩＢｉｔ単
位で格納することを可能とする独立したイメージメモリ
を回線対応で複数枚そなえたイメージ処理装置において
、拡張モードのイメージ処理動作時に、前記イメージメ
モリを必要枚数だけ２次元的に連結することにより、１
枚の拡張されたイメージメモリとして動作させることを
特徴とするイメージメモリ構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118781A JPS6010963A (ja) | 1983-06-30 | 1983-06-30 | イメ−ジメモリ構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58118781A JPS6010963A (ja) | 1983-06-30 | 1983-06-30 | イメ−ジメモリ構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010963A true JPS6010963A (ja) | 1985-01-21 |
Family
ID=14744920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58118781A Pending JPS6010963A (ja) | 1983-06-30 | 1983-06-30 | イメ−ジメモリ構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170843A (ja) * | 1985-01-25 | 1986-08-01 | Toshiba Corp | メモリ制御回路 |
| JPS6298962A (ja) * | 1985-10-25 | 1987-05-08 | Nippon Telegr & Teleph Corp <Ntt> | フアクシミリ変換装置 |
| JPH0269068A (ja) * | 1988-09-05 | 1990-03-08 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
-
1983
- 1983-06-30 JP JP58118781A patent/JPS6010963A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170843A (ja) * | 1985-01-25 | 1986-08-01 | Toshiba Corp | メモリ制御回路 |
| JPS6298962A (ja) * | 1985-10-25 | 1987-05-08 | Nippon Telegr & Teleph Corp <Ntt> | フアクシミリ変換装置 |
| JPH0269068A (ja) * | 1988-09-05 | 1990-03-08 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613852A (en) | Display apparatus | |
| US4734786A (en) | Image processing apparatus | |
| KR19980703654A (ko) | 종방향 배향의 디스플레이를 위하여 화상을 회전시키는 하드 웨어 | |
| JPS60112095A (ja) | コンピユータデイスプレイ装置におけるイメージ更新方法及び装置 | |
| US6133923A (en) | Method and apparatus for texture data | |
| JPS6010963A (ja) | イメ−ジメモリ構成方式 | |
| JPH04252562A (ja) | 画像処理装置 | |
| US5109272A (en) | Method of superimposing color images and color image processing apparatus | |
| JP3359977B2 (ja) | 画像形成装置 | |
| JPH0117183B2 (ja) | ||
| JPS60119170A (ja) | ファクシミリ接続装置 | |
| JPH0352066B2 (ja) | ||
| GB2171541A (en) | Image storage and retrieval | |
| JPS6249570A (ja) | 画像処理装置 | |
| JPH0563959A (ja) | 画像処理方法および装置 | |
| JPH0754544B2 (ja) | イメ−ジメモリのアクセス回路 | |
| KR920001619B1 (ko) | 화상처리장치 | |
| JPS61239380A (ja) | 二次元配列メモリのアドレス発生回路 | |
| JP3313463B2 (ja) | 画像処理装置 | |
| JP2993745B2 (ja) | フレームメモリ | |
| JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
| JPH05344298A (ja) | スキャナプリンタ | |
| JPH06309218A (ja) | データ・バッファ制御方式 | |
| JPH0644287B2 (ja) | 文書変換表示装置 | |
| JPS63173299A (ja) | 画像用メモリ装置 |