JPS60113445A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS60113445A
JPS60113445A JP22093883A JP22093883A JPS60113445A JP S60113445 A JPS60113445 A JP S60113445A JP 22093883 A JP22093883 A JP 22093883A JP 22093883 A JP22093883 A JP 22093883A JP S60113445 A JPS60113445 A JP S60113445A
Authority
JP
Japan
Prior art keywords
wiring
metal
groove
electrode wiring
evaporation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22093883A
Other languages
English (en)
Inventor
Nobuo Uematsu
植松　伸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP22093883A priority Critical patent/JPS60113445A/ja
Publication of JPS60113445A publication Critical patent/JPS60113445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子の電極配線の形成方法に関するもの
である、 近年半導体素子の応用範囲は広がシその要求性能も上が
ってきている。半導体素子の性能向上の一つの手法に微
細加工がある。これは、高周波動作あるいは集積回路の
高集積化に対応するものである。この微細化を行うと当
然金属配線パターンも微細になり配線抵抗、インダクタ
ンスが大きくなり、また、許容電流が小さくなってしま
う。
本発明は、上記問題点を解決する手法の一つを提供する
もので、配線抵抗を低くしたい配線又は許容電流を大き
くしたい配線の下の絶縁層に溝を設けておき、金属配線
材料を蒸着或いはスパッタ等でつけた後、表面を機械的
に研磨することにより絶縁層の溝を設けた部分のみ配線
材料が残るようにし、その後で再度金属配線材料をつけ
て配線を形成する。
通常の半導体素子では一回の配線形成を行っており、一
様の厚さとなってしまう。この配線の厚さは微細化の為
には薄くする必要があシ、また配線抵抗或いは許容電流
の観点からは厚くする必要がある。本発明によれば、配
線の厚さを変えることができ、必要な部分のみ厚く形成
することが可能であり、上記通常の半導体素子の問題点
を解決することができる。
以下に実施例に従って説明する。
第１図は通常の半導体素子のベレットの断面図であり、
拡散領域２のように半導体素子が拡散形成された半導体
基板１の表面に絶縁層３を介して電極配線４が形成さ扛
ている。かかる構造では電極配線４の厚さは一様になら
ざるを得ない。
第２図に示す本発明の一実施例によれば拡散層１２を有
する半導体基板１１上の絶縁膜１３に厚さの厚い電極配
線を形成したい部分に溝１５を設け、第１回目の金属蒸
着を行い、この蒸着金属が溝５内にのみ残るように表面
研磨等により蒸着金属を除去した後、第２回目の金属蒸
着を行い、この蒸着金属を選択エツチングして所定の電
極配線１４を形成する。このようにすれば１部分的に厚
い電極配線１４を形成することが可能である。
同、金属は蒸着に限らず、スパッタによってつけてもよ
く、第１回目の蒸着金属は研磨除去に限らず、その他の
方法で除去しても良いことは明らかである。
【図面の簡単な説明】
第１図は従来の半導体素子のベレット断面図である。第
２図は本発明の一実施例によって得られる半導体素子の
ベレット断面図である。 １．１１・・・・半導体基板、２，１２　・拡散層。 ３．１３・・・・・絶縁層、４．１４・・　・配線、１
５・・・・・溝。

Claims (1)

    【特許請求の範囲】
  1. 半導体素子の表面絶縁体に溝を設けまた後、第１の金属
    配線材料を蒸着或いはスパッタでつけて前記溝内に前記
    第１の金属配線材料を設けた後、表面を研磨して再度第
    ２の金属配線材料を蒸着或いはスパッタ等でつけること
    を特徴とする半導体素子の製造方法。
JP22093883A 1983-11-24 1983-11-24 半導体素子の製造方法 Pending JPS60113445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22093883A JPS60113445A (ja) 1983-11-24 1983-11-24 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22093883A JPS60113445A (ja) 1983-11-24 1983-11-24 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS60113445A true JPS60113445A (ja) 1985-06-19

Family

ID=16758906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22093883A Pending JPS60113445A (ja) 1983-11-24 1983-11-24 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60113445A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473638A (en) * 1987-09-14 1989-03-17 Nec Corp Semiconductor integrated circuit device
JPH11214508A (ja) * 1998-01-26 1999-08-06 Nec Corp 半導体装置
US6849888B2 (en) 2002-09-24 2005-02-01 Renesas Technology Corp. Semiconductor memory device, nonvolatile memory device and magnetic memory device provided with memory elements and interconnections
JP2011091308A (ja) * 2009-10-26 2011-05-06 Denso Corp 配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473638A (en) * 1987-09-14 1989-03-17 Nec Corp Semiconductor integrated circuit device
JPH11214508A (ja) * 1998-01-26 1999-08-06 Nec Corp 半導体装置
US6849888B2 (en) 2002-09-24 2005-02-01 Renesas Technology Corp. Semiconductor memory device, nonvolatile memory device and magnetic memory device provided with memory elements and interconnections
JP2011091308A (ja) * 2009-10-26 2011-05-06 Denso Corp 配線基板
CN102056403A (zh) * 2009-10-26 2011-05-11 株式会社电装 印制线路板
US8426747B2 (en) 2009-10-26 2013-04-23 Denso Corporation Printed wiring board

Similar Documents

Publication Publication Date Title
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
KR0138913B1 (ko) 집적회로의 상호 접속배치 제조방법
US4119483A (en) Method of structuring thin layers
JPH027544A (ja) 柱の整合及び製造工程
JPS5815250A (ja) 半導体装置の製造方法
JPS61171132A (ja) 貫通孔の形成方法
JPS60113445A (ja) 半導体素子の製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
US4710264A (en) Process for manufacturing a semiconductor arrangement
KR20040009753A (ko) 엠아이엠 캐패시터 형성방법
US4753866A (en) Method for processing an interlevel dielectric suitable for VLSI metallization schemes
JPS6056237B2 (ja) メツキ膜のベ−ス層構造
JPS58197851A (ja) 半導体装置の製造方法
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
US6348393B1 (en) Capacitor in an integrated circuit and a method of manufacturing an integrated circuit
JPS61100950A (ja) 半導体素子の製造方法
JPH01296644A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPS583252A (ja) 半導体集積回路装置
KR920007067B1 (ko) 층간배선 금속의 제조방법
KR100202199B1 (ko) 반도체소자의 금속박막 평탄화방법
JPS5895839A (ja) 半導体装置の製造方法
JPS61263138A (ja) 半導体装置の製造方法
JPS61174663A (ja) 半導体装置