JPS60113552A - 発呼・切断信号の伝送装置 - Google Patents
発呼・切断信号の伝送装置Info
- Publication number
- JPS60113552A JPS60113552A JP58222648A JP22264883A JPS60113552A JP S60113552 A JPS60113552 A JP S60113552A JP 58222648 A JP58222648 A JP 58222648A JP 22264883 A JP22264883 A JP 22264883A JP S60113552 A JPS60113552 A JP S60113552A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- pulse
- calling
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、複数のデータ端末装置間で相互にデータを
交換するデータ交換システムにおいて、発呼・切断信号
を伝送するための発呼・切断信号伝送装置に関するもの
である。
交換するデータ交換システムにおいて、発呼・切断信号
を伝送するための発呼・切断信号伝送装置に関するもの
である。
従来の発呼・切断信号は第１図に示す方法によって伝送
された。第１図（ａ）は元のデータ（ビット直列の形）
を表し、同図（ｂｌは発呼・切断信号を含めて伝送され
るデータを表する。元のデータは、第１図（ａｌのＤ１
１〜Ｌ）６１、Ｄ１２〜Ｄ６２、ＤＩ３〜Ｄ６３に示す
ように各連続する６ビツトを１単位にして区切り、これ
を伝送する場合はこの６ビツト１単位の前にに゛ビット
（同期ビットノを付し、この６ビツト１単位の後にＳビ
ット（制御用ビットノを伺し、ＦビットとＳビットでデ
ータを包むようにして伝送する。ＦビットからＳビット
までの８ビツトを１エンベロープ（ｅｎｖｅｌｏｐｅ
） と称し、このような方式をエンベロープ方式という
。
された。第１図（ａ）は元のデータ（ビット直列の形）
を表し、同図（ｂｌは発呼・切断信号を含めて伝送され
るデータを表する。元のデータは、第１図（ａｌのＤ１
１〜Ｌ）６１、Ｄ１２〜Ｄ６２、ＤＩ３〜Ｄ６３に示す
ように各連続する６ビツトを１単位にして区切り、これ
を伝送する場合はこの６ビツト１単位の前にに゛ビット
（同期ビットノを付し、この６ビツト１単位の後にＳビ
ット（制御用ビットノを伺し、ＦビットとＳビットでデ
ータを包むようにして伝送する。ＦビットからＳビット
までの８ビツトを１エンベロープ（ｅｎｖｅｌｏｐｅ
） と称し、このような方式をエンベロープ方式という
。
制御用ビットであるＳビットが発呼・切断の信号として
用いられており、発呼によりＳビットの論理は′０″→
“ｌ”と変化し、切断にょジ１”→゛０”と変化する。
用いられており、発呼によりＳビットの論理は′０″→
“ｌ”と変化し、切断にょジ１”→゛０”と変化する。
またＦビットはエンベロープ同期のために用いられ、１
エンベロープごとに１”、” ｏ ”の論理を繰返して
おり、データビット及びＳビットにはこのようンよビ・
ントパターンの岸未返しをするものが発生しないので、
この繰返しのビットパターンを検出して１２ビツトの位
置全快出し、ビット周期が既知であるから、エンベロー
プ中の曲のビットの位置を決定することかでさる。
エンベロープごとに１”、” ｏ ”の論理を繰返して
おり、データビット及びＳビットにはこのようンよビ・
ントパターンの岸未返しをするものが発生しないので、
この繰返しのビットパターンを検出して１２ビツトの位
置全快出し、ビット周期が既知であるから、エンベロー
プ中の曲のビットの位置を決定することかでさる。
従来は上述のような方法で発呼・−切断の信号を送出し
ているので、６ビツトのデータを伝送するのにＦビット
及びＳビットを付加して合計８ビツトを伝送することに
な凱伝送路上の伝送速度を１倍とすることが必要で、そ
の間の速度変換や、Ｆビットの検出などのために回路構
成が祖雑になるという欠点があった。
ているので、６ビツトのデータを伝送するのにＦビット
及びＳビットを付加して合計８ビツトを伝送することに
な凱伝送路上の伝送速度を１倍とすることが必要で、そ
の間の速度変換や、Ｆビットの検出などのために回路構
成が祖雑になるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めにな芒れたもので、この発明では、データ信号のビッ
トタイミング信号よｐも高い繰返し周波数を有する篩周
波パνスを発呼・切断信号とし、切断状態においては上
記高周波パルスを送出し、発呼状態においてはこの高周
波パルスの送出を停止してデータを送出し、受信側では
受信信号の論理変化点間の間隔を計測することによって
、上記高周波パルスの存在の有無を＋チ知するようにし
て、従来のエンベロープ方式におけるようなデータ速度
と伝送速度間の速度変換を工費にしたものである１、 〔発明の実施例〕 以下この発明の実施例を図面について説明する。
めにな芒れたもので、この発明では、データ信号のビッ
トタイミング信号よｐも高い繰返し周波数を有する篩周
波パνスを発呼・切断信号とし、切断状態においては上
記高周波パルスを送出し、発呼状態においてはこの高周
波パルスの送出を停止してデータを送出し、受信側では
受信信号の論理変化点間の間隔を計測することによって
、上記高周波パルスの存在の有無を＋チ知するようにし
て、従来のエンベロープ方式におけるようなデータ速度
と伝送速度間の速度変換を工費にしたものである１、 〔発明の実施例〕 以下この発明の実施例を図面について説明する。
第２図はこの発明の信号構成を線間するためのタイムチ
ャートであり、第２図（ａ）は伝送すべき送信データ、
同図（ｂｌは伝送すべき送信データのビットタイミング
パルス、同図（ｃ）は送信データのビットタイミングパ
ルスよりも高いＦ＃返し周波数を有する高周波パルスの
発呼・切断信号、同図（ｄｔは送信データと発呼・切断
信号の合成、同図ｔｅ＋は発呼・切断信号の検出をそれ
ぞれ示している。
ャートであり、第２図（ａ）は伝送すべき送信データ、
同図（ｂｌは伝送すべき送信データのビットタイミング
パルス、同図（ｃ）は送信データのビットタイミングパ
ルスよりも高いＦ＃返し周波数を有する高周波パルスの
発呼・切断信号、同図（ｄｔは送信データと発呼・切断
信号の合成、同図ｔｅ＋は発呼・切断信号の検出をそれ
ぞれ示している。
第３図はこの発明の一芙施例を示すブロック図で、図に
おいて（１）はデータ端末装置、（２）はデータ交換機
、（３Ｊは加入者線であるが、データ端末装置（１）、
データ交換ＰＡｔ２１とも加入者線（３）側の部分だけ
を示す。Ｕυは送信データ入力端子、０すはアットゲー
ト、Ｕはフィンドライバ、Ｑ、１ｊ ｖまナントゲート
、（ＩＦＪは高周波パルス発生器、αＱは発呼・切断ス
イッチ、（２υはラインレシーバ、（２２）は受信デー
タ出力端子、（２３）は信号検知回路、（２４）は微分
回路、（２５）はりフリップフロップ、（２りはパルス
消、銭監視Ｎ路、（２０はオアゲートである。
おいて（１）はデータ端末装置、（２）はデータ交換機
、（３Ｊは加入者線であるが、データ端末装置（１）、
データ交換ＰＡｔ２１とも加入者線（３）側の部分だけ
を示す。Ｕυは送信データ入力端子、０すはアットゲー
ト、Ｕはフィンドライバ、Ｑ、１ｊ ｖまナントゲート
、（ＩＦＪは高周波パルス発生器、αＱは発呼・切断ス
イッチ、（２υはラインレシーバ、（２２）は受信デー
タ出力端子、（２３）は信号検知回路、（２４）は微分
回路、（２５）はりフリップフロップ、（２りはパルス
消、銭監視Ｎ路、（２０はオアゲートである。
以下、第３図の装置の動作を説明するうデータ端末装置
（１）の送信データ（第２図（ａ））は第２図（Ｌ］）
のビットタイミングで端子旧）からアンドゲートｏ諺の
一方の入力端子に入力する。アンドゲートａｅの他方の
端子にはナンドゲ−１−（１４の出力が接続されて−い
るが、発呼時にはスイッチαＱがアース側（論理”０＃
すに接続されているので、ナントゲート０４の出力は論
理″１＃となり、送信データ入力はそのままの形でライ
ントライバ（１３）を介して加入者線（３）に出力され
る。
（１）の送信データ（第２図（ａ））は第２図（Ｌ］）
のビットタイミングで端子旧）からアンドゲートｏ諺の
一方の入力端子に入力する。アンドゲートａｅの他方の
端子にはナンドゲ−１−（１４の出力が接続されて−い
るが、発呼時にはスイッチαＱがアース側（論理”０＃
すに接続されているので、ナントゲート０４の出力は論
理″１＃となり、送信データ入力はそのままの形でライ
ントライバ（１３）を介して加入者線（３）に出力され
る。
°データ交換機（２）では加入者線（３）上の信号をラ
インレシーバ（２υで受信し、受信データ出力端子（２
２）に出力する。送信データ入力の存在しない時、端子
Ｕυの信号−理は１″に保たれる。信号検知回路（２３
）はその部子Ｔから入力される信号の、たとえば立上り
点を計数するカウンタから構成され、このカウンタの計
数値が所定値以上になるとＤフリップフロップ（２５）
のＤ端子に論理″１”の信号を入力するように構成され
ている。微分回路（２４）は送信データのビットタイミ
ングパルス（第２図（ｂ））に等しい周波数の伝送速度
タイミングパルスを入力して、たとえばその立上り点の
パルスで信号検知回路（２３）を構成するカウンタをリ
セットするが、送信データ信号の立上り点の間隔の方が
、伝送速度タイミングパルスの間隔よりも大きいので４
９号検知回路（２３）は常にリセットされた状態にある
。
インレシーバ（２υで受信し、受信データ出力端子（２
２）に出力する。送信データ入力の存在しない時、端子
Ｕυの信号−理は１″に保たれる。信号検知回路（２３
）はその部子Ｔから入力される信号の、たとえば立上り
点を計数するカウンタから構成され、このカウンタの計
数値が所定値以上になるとＤフリップフロップ（２５）
のＤ端子に論理″１”の信号を入力するように構成され
ている。微分回路（２４）は送信データのビットタイミ
ングパルス（第２図（ｂ））に等しい周波数の伝送速度
タイミングパルスを入力して、たとえばその立上り点の
パルスで信号検知回路（２３）を構成するカウンタをリ
セットするが、送信データ信号の立上り点の間隔の方が
、伝送速度タイミングパルスの間隔よりも大きいので４
９号検知回路（２３）は常にリセットされた状態にある
。
スイッチ（ＩＱを＋５■側（論理″′１”側）に接続す
ると、高周波パルス発生器（ハ）の出力がナントゲート
α→を通過し、端子ｕ１１のイぎ没論理が“１”である
間はアンドゲート（６）を通過し、ライントライバ（Ｉ
３１、加入者線（３）、ラインレシーバ（２１）を経て
端子（２２）に出力されると同時に、信号検知回路（２
３）に入力される。高周波パルスは伝送速度タイミング
パルスよシ高い周波数を有し、伝送速度タイミングパル
スによって信号偵知回路（２３）がリセットされる間に
その出力点の１面理が「１」になる計数が行われるよう
に設ｉｔされているのでＤフリップフロップ（２５）の
出力が切断状態を示す論理になる。スイッチ（ＩＱをア
ース側に接続すると高周波パルスは送出されなくなり、
次の伝送速度タイミングパルスの立上り点で信号検知回
路（２３）がリセットされＤフリップフロップ（２５）
の出力は発呼状態をボす１８而理になる。
ると、高周波パルス発生器（ハ）の出力がナントゲート
α→を通過し、端子ｕ１１のイぎ没論理が“１”である
間はアンドゲート（６）を通過し、ライントライバ（Ｉ
３１、加入者線（３）、ラインレシーバ（２１）を経て
端子（２２）に出力されると同時に、信号検知回路（２
３）に入力される。高周波パルスは伝送速度タイミング
パルスよシ高い周波数を有し、伝送速度タイミングパル
スによって信号偵知回路（２３）がリセットされる間に
その出力点の１面理が「１」になる計数が行われるよう
に設ｉｔされているのでＤフリップフロップ（２５）の
出力が切断状態を示す論理になる。スイッチ（ＩＱをア
ース側に接続すると高周波パルスは送出されなくなり、
次の伝送速度タイミングパルスの立上り点で信号検知回
路（２３）がリセットされＤフリップフロップ（２５）
の出力は発呼状態をボす１８而理になる。
Ｄフリップフロップ（２５）のブロック内の記号Ｓはセ
ット入力端子でパルス消滅監視回路（２６）の出力及び
電源リセット時の信号によりオアゲートを経てＤフリッ
プフリップ（２５）を切断状態を表す論理にセットして
、Ｄフリップフロップ（２５）の初期化を行う。パルス
消滅監視回路（２６）は所定時間の間送信データの入力
も高周波パルスの入力も存在しないときＤフリップフロ
ップ（２５）をセットする信号を出力する。
ット入力端子でパルス消滅監視回路（２６）の出力及び
電源リセット時の信号によりオアゲートを経てＤフリッ
プフリップ（２５）を切断状態を表す論理にセットして
、Ｄフリップフロップ（２５）の初期化を行う。パルス
消滅監視回路（２６）は所定時間の間送信データの入力
も高周波パルスの入力も存在しないときＤフリップフロ
ップ（２５）をセットする信号を出力する。
なお、上＝ｒ２実施例では、発呼・切断信号がデータ端
末装置はｊ側からデータ又換慎（２）側に送出される場
合について説明したが、逆にデータ交換機側から切断信
号が送出される場合についても適用できることは明らか
である。−よた、この発明の装置では加入省線には常時
送信データ信号か高周波パルスのいずれかが送出されで
いるのでパルス消滅監視回路により容易に線路異常をも
検出することができる。
末装置はｊ側からデータ又換慎（２）側に送出される場
合について説明したが、逆にデータ交換機側から切断信
号が送出される場合についても適用できることは明らか
である。−よた、この発明の装置では加入省線には常時
送信データ信号か高周波パルスのいずれかが送出されで
いるのでパルス消滅監視回路により容易に線路異常をも
検出することができる。
以上のようにこの発明によれは、データの伝送 ・速度
より十分に高い繰返し周波数のパルス波を発呼・切霞ｆ
・１ｇ号に用いたので、データ信号の速度変換が不要で
８９、送信側ではデータ信号と発呼・切断信号を容易に
重畳することができ、受信側ではこの重畳した信号から
容易に発呼・切断信号を検出することができる。
より十分に高い繰返し周波数のパルス波を発呼・切霞ｆ
・１ｇ号に用いたので、データ信号の速度変換が不要で
８９、送信側ではデータ信号と発呼・切断信号を容易に
重畳することができ、受信側ではこの重畳した信号から
容易に発呼・切断信号を検出することができる。
【図面の簡単な説明】
第１図は従来の方法を示すフォーマット図、第２図はこ
の発明の信号溝成をｈ発明ターるためのタイムチャート
、第３図はこの発明の一実施例を示すブロック図でりる
。 は−・・データ端末装置、１２し・データ交侠器、（３
）・・・加入者Ｍ、（１９・・・高周波パルス発生器、
（ｕｉ・−釦叶・切断スイッチ、（２３）・・・１巳号
検出回路っ尚、各図中間−ね号は同−又は相当７１１）
分を）ＪＺす。 代理人 大 岩 増 Ｍｌ
の発明の信号溝成をｈ発明ターるためのタイムチャート
、第３図はこの発明の一実施例を示すブロック図でりる
。 は−・・データ端末装置、１２し・データ交侠器、（３
）・・・加入者Ｍ、（１９・・・高周波パルス発生器、
（ｕｉ・−釦叶・切断スイッチ、（２３）・・・１巳号
検出回路っ尚、各図中間−ね号は同−又は相当７１１）
分を）ＪＺす。 代理人 大 岩 増 Ｍｌ
Claims (1)
- 【特許請求の範囲】 ディジタル符号の形のデータを交換する場合に、データ
端末装置とデータ交換機間で発呼・切断信号を伝送する
ための発呼・切断信号の伝送装置において、 上記データの送信側に設けられ、データ信号のビットタ
イミングパルスよりも十分高い繰返し周波数の高周波パ
ルスを発生する尚周波パルス発生器と、 上ｉｉ［２送（”（側に設けられ、上記高周波パノヒス
を加入者線に送出することによって切断状態を表し、こ
の送出の停止によって：８叶状態を表すよう制御する発
呼・切断スイッチと、 上ｉ己アータの受信側に設けられ、上記加入者線から人
力するパルスの繰返し周波数により上記切断状態である
か発呼状態であるかを検知する信号検知回路と、 この信号検知回路の出力を記憶するフリップフロップと
を備えたことを特徴とする発呼・切断信号の伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222648A JPS60113552A (ja) | 1983-11-24 | 1983-11-24 | 発呼・切断信号の伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222648A JPS60113552A (ja) | 1983-11-24 | 1983-11-24 | 発呼・切断信号の伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60113552A true JPS60113552A (ja) | 1985-06-20 |
| JPH0522423B2 JPH0522423B2 (ja) | 1993-03-29 |
Family
ID=16785741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58222648A Granted JPS60113552A (ja) | 1983-11-24 | 1983-11-24 | 発呼・切断信号の伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113552A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135207A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd |
-
1983
- 1983-11-24 JP JP58222648A patent/JPS60113552A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135207A (ja) * | 1974-09-20 | 1976-03-25 | Hitachi Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522423B2 (ja) | 1993-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501982A (ja) | デジタル伝送システム用の制御信号法装置 | |
| WO1983001134A1 (en) | Multiple source clock encoded communications error detection circuit | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| JPS6034300B2 (ja) | デイジタル・コ−ド・ワ−ド検出方法およびその装置 | |
| GB1163981A (en) | Improvements in or relating to Time Division Communication Systems | |
| US3603739A (en) | Digital transmission system employing identifiable marker streams on pulses to fill all idle channels | |
| US4109856A (en) | Method for transmitting binary signals | |
| US3546592A (en) | Synchronization of code systems | |
| FI84959C (fi) | Kopplingsanordning foer pcm-teleanlaeggningar, saerskilt pcm-telefonfoermedlingsanlaeggningar, med ett flertal synkront pulstaktstyrda saendare foer en gemensam saendarkanal. | |
| US3588348A (en) | System for generating fsk tones for data transmission | |
| EP0214159A1 (en) | Data bus pilot tone | |
| GB2080076A (en) | Improvements in or relating to timing circuits for pcm reception | |
| JPH0522423B2 (ja) | ||
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPS62108623A (ja) | 信号断検出方式 | |
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JP2981332B2 (ja) | フレーム同期方法 | |
| JPS59211354A (ja) | デ−タ交換装置 | |
| JPS58178652A (ja) | フレ−ム信号伝送方式 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JP2863068B2 (ja) | データ伝送方法 | |
| JPS6239866B2 (ja) | ||
| JPS60201745A (ja) | 符号誤り検出方式 | |
| JPS59158644A (ja) | デ−タ伝送システム |