JPS60119779A - 電荷結合素子の駆動方法 - Google Patents
電荷結合素子の駆動方法Info
- Publication number
- JPS60119779A JPS60119779A JP58228032A JP22803283A JPS60119779A JP S60119779 A JPS60119779 A JP S60119779A JP 58228032 A JP58228032 A JP 58228032A JP 22803283 A JP22803283 A JP 22803283A JP S60119779 A JPS60119779 A JP S60119779A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- coupled device
- potential
- phase
- driving method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｆｌ明の技術分野Ｊ
この発明は電荷結合素子（以下、ＣＯＤと称する）の駆
動方法に関し、特に、ＣＯＤを４相の駆動パルスで駆動
するような駆動方法の改良に関する。
動方法に関し、特に、ＣＯＤを４相の駆動パルスで駆動
するような駆動方法の改良に関する。
［従来技術Ｉ
ＣＣ１）は１９７０年に米国ベル研究所のＷ、Ｓ。
［３ｏｙｌｅに上）て紹介されて以来、撮像、メモリ。
アナログ遅延線などへの応用が期待され、多くの研究開
発が行なわれでいる。に７こ、ＣＯＤの駆動方式も４相
、３相、２相おにび単相のパルスによる駆動が提案され
ている。
発が行なわれでいる。に７こ、ＣＯＤの駆動方式も４相
、３相、２相おにび単相のパルスによる駆動が提案され
ている。
ところで、ＣＣＬ）の最大重ＶＪ取扱い齢は、ＣＯＤの
ゲート電極がＯＮ’”状態になっているときのポテンシ
ャル井戸の深さ、ポテンシャル井戸の面積などで決定さ
れるが、駆動方法から言えば、４相駆動の場合には他の
駆動方式に比べ【取損い電荷量を大さく′ｃさるという
特徴がある。
ゲート電極がＯＮ’”状態になっているときのポテンシ
ャル井戸の深さ、ポテンシャル井戸の面積などで決定さ
れるが、駆動方法から言えば、４相駆動の場合には他の
駆動方式に比べ【取損い電荷量を大さく′ｃさるという
特徴がある。
第１図は従来の４相駆動ＣＣＯの駆動パルスのタイミン
グチャート御よびそれに対応するポテンシャル図である
。まず、第１図を参照し−（従来の４相駆ｉ４！Ｉｃ０
Ｌ）の動作について説明する。タイミング八においては
、クロックパルスφ１とφ２ノ」高電位になってＪ５す
、これらの夕日ツタパルスφ、とφ２の与えられる′４
極Ｔ部の半導体にはボデンシトルの井戸が形成されでい
て、この井戸に信号電荷が蓄えられる。タイミングＡか
らＢへ変化する時点においでは、クロックパルスφ１の
′ｄＩｉ位が低下しクロックパルスφ、の電位か上昇す
る。
グチャート御よびそれに対応するポテンシャル図である
。まず、第１図を参照し−（従来の４相駆ｉ４！Ｉｃ０
Ｌ）の動作について説明する。タイミング八においては
、クロックパルスφ１とφ２ノ」高電位になってＪ５す
、これらの夕日ツタパルスφ、とφ２の与えられる′４
極Ｔ部の半導体にはボデンシトルの井戸が形成されでい
て、この井戸に信号電荷が蓄えられる。タイミングＡか
らＢへ変化する時点においでは、クロックパルスφ１の
′ｄＩｉ位が低下しクロックパルスφ、の電位か上昇す
る。
これに伴なって、クロックパルスφ、が与えられている
電極下のポテンシャルは上昇し、クロックパルスφ、の
電極下のポテンシャルが低下する。
電極下のポテンシャルは上昇し、クロックパルスφ、の
電極下のポテンシャルが低下する。
これによって、クロックパルスφ、 、φ２に対応する
電極下部にあったポテンシャルウェルは、クロックパル
スφ２ 、φ、に対応する電極下に移動する。その結果
、信号電荷がクロックパルスφ。
電極下部にあったポテンシャルウェルは、クロックパル
スφ２ 、φ、に対応する電極下に移動する。その結果
、信号電荷がクロックパルスφ。
、φ２の電極下からクロックパルスφ２ 、φ。の電極
下へ移動して電荷の転送が行なわれる。
下へ移動して電荷の転送が行なわれる。
上述のごとく、４相駆動ＣＯＤにおける信号電荷は、２
つの電極に対応したポテンシャル井戸の中に入れられる
ので、転送可能電荷量を太き（することはできるが、信
号電荷が小さいときはボテンシＶル井戸内に薄く拡がっ
てしまい、転送効率に悪影響を及ぼすことがあった。
つの電極に対応したポテンシャル井戸の中に入れられる
ので、転送可能電荷量を太き（することはできるが、信
号電荷が小さいときはボテンシＶル井戸内に薄く拡がっ
てしまい、転送効率に悪影響を及ぼすことがあった。
［ｆ？、明の概要］
それゆえに、この発明の主たる目的は、４相の駆動パル
スに３値のレベルを持たせることによって、小信号時に
はポテンシャル井戸の幅を半分にできるような電荷結合
素子の駆動方法を提供することである。
スに３値のレベルを持たせることによって、小信号時に
はポテンシャル井戸の幅を半分にできるような電荷結合
素子の駆動方法を提供することである。
この発明の上述の目的あ“よびその他の目的と特徴は以
下に図面を参照して行なう詳細な説明から一層明らかと
なろう。
下に図面を参照して行なう詳細な説明から一層明らかと
なろう。
「発明の実施例」
第２図はこの発明の一例に−よる３値のレベルを有する
４相駆動パルスのタイミングヂャー１− ｉ’ｒ３ Ｊ
、びそれに対応するポテンシャル図である。
４相駆動パルスのタイミングヂャー１− ｉ’ｒ３ Ｊ
、びそれに対応するポテンシャル図である。
第２図においく一１ＣＯＤのゲート電極に与えられる駆
動パルスの電位によっ（、半々体中のポテンシャル井戸
が移動し、電荷転送を行なうことは従来と同様である。
動パルスの電位によっ（、半々体中のポテンシャル井戸
が移動し、電荷転送を行なうことは従来と同様である。
笥２図（ａ）に示すように、タイミングＡにおい（゛は
、３値の駆動パルスに従って、２段の深さを持つポテン
シャル井戸が形成されている。信号電荷が小さいときに
は、信号電荷ａに示されるように、クロックパルスφ２
の下に対応するポテンシャル井戸の中に人つ（しようが
、（８号電荷が大きくなると、第２図（ｂ）の信号電荷
すに示づ−ように、クロックパルスφ７ 、φ２の双方
の下部に対応するポテンシャル井戸に人ることになる。
、３値の駆動パルスに従って、２段の深さを持つポテン
シャル井戸が形成されている。信号電荷が小さいときに
は、信号電荷ａに示されるように、クロックパルスφ２
の下に対応するポテンシャル井戸の中に人つ（しようが
、（８号電荷が大きくなると、第２図（ｂ）の信号電荷
すに示づ−ように、クロックパルスφ７ 、φ２の双方
の下部に対応するポテンシャル井戸に人ることになる。
信号電荷ａの転送はタイミングＡからＢへはクロックパ
ルスφ２に対応する電極下部のポテンシャルウェルから
クロックパルスφ。
ルスφ２に対応する電極下部のポテンシャルウェルから
クロックパルスφ。
に対応する電極下部へのポテンシャルウェルへの転送で
あり、実質的にチャネル環を短くすることができる。ま
た、信号型筒取扱い量は、クロックパルスφ、およびφ
２に対応するポテンシャル井戸によって決定されるので
、３相、２相、単相の駆動法に比べて大きくできる。
あり、実質的にチャネル環を短くすることができる。ま
た、信号型筒取扱い量は、クロックパルスφ、およびφ
２に対応するポテンシャル井戸によって決定されるので
、３相、２相、単相の駆動法に比べて大きくできる。
し発明の効果］
以上のように、この発明によれば、電荷結合素子の駆動
パルスにそれぞれ異なる３値のレベルを与え、駆動パル
スのレベルを順次３段階に異ならせて電荷結合素子を駆
動するようにしたので、取扱い可能な電荷量を大きくで
き、転送効率を高めることができる。
パルスにそれぞれ異なる３値のレベルを与え、駆動パル
スのレベルを順次３段階に異ならせて電荷結合素子を駆
動するようにしたので、取扱い可能な電荷量を大きくで
き、転送効率を高めることができる。
第１図は従来の４相駆ａｃｃＤの駆動パルスのタイジン
グチ１！−トおよびそれに対応するポテンシャル図であ
る。第２図はこの発明の一例による３値のレベルを有す
る４相駆動パルスのタイミングチャートおよび対応する
ポテンシャル図である。 図において、ａ、ｂは信号電荷を示す。 代理人 大 岩 増 雄 第１図 （ａ） も （ｂ） 第２圓 （ｂ）
グチ１！−トおよびそれに対応するポテンシャル図であ
る。第２図はこの発明の一例による３値のレベルを有す
る４相駆動パルスのタイミングチャートおよび対応する
ポテンシャル図である。 図において、ａ、ｂは信号電荷を示す。 代理人 大 岩 増 雄 第１図 （ａ） も （ｂ） 第２圓 （ｂ）
Claims (1)
- 【特許請求の範囲】 ４相の駆動パルスで駆動される電荷結合素子において、 前記４相の駆動パルスが各々異なる３饋のレベルを有し
、前記４相の駆動パルスのレベルを順次３段階に異なら
せて前記電荷結合素子を駆動するＪ：うにした、電荷結
合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228032A JPS60119779A (ja) | 1983-11-30 | 1983-11-30 | 電荷結合素子の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58228032A JPS60119779A (ja) | 1983-11-30 | 1983-11-30 | 電荷結合素子の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119779A true JPS60119779A (ja) | 1985-06-27 |
Family
ID=16870123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58228032A Pending JPS60119779A (ja) | 1983-11-30 | 1983-11-30 | 電荷結合素子の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119779A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4847215A (ja) * | 1971-10-15 | 1973-07-05 |
-
1983
- 1983-11-30 JP JP58228032A patent/JPS60119779A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4847215A (ja) * | 1971-10-15 | 1973-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047051A (en) | Method and apparatus for replicating a charge packet | |
| JPS5925315B2 (ja) | シフト・レジスタ・メモリ | |
| JPS61179574A (ja) | 電荷結合素子 | |
| SE437438B (sv) | Forfarande for att driva en laddningskopplad halvledaranordning jemte laddningskopplad anordning for genomforandet av forfarandet | |
| JP2870046B2 (ja) | 電荷結合素子 | |
| JP2609363B2 (ja) | 電荷結合素子の駆動方法 | |
| JPS61194870A (ja) | 固体撮像装置 | |
| JPS58180060A (ja) | 電荷結合装置 | |
| JP2570855B2 (ja) | 電荷結合素子 | |
| JPS6132829B2 (ja) | ||
| JPS63152098A (ja) | 電荷転送装置 | |
| EP0060198A2 (en) | Serial-parallel-serial charge coupled device and method of transferring charge therein | |
| JPS61198677A (ja) | 電荷転送装置のファット・ゼロ入力方式 | |
| JP2532372B2 (ja) | 高速走査電荷転送装置 | |
| EP0112088A1 (en) | Method for using a charge coupled device as a peak detector | |
| JP3302834B2 (ja) | 電荷転送方法及びその装置 | |
| JPH0766390A (ja) | 電荷転送素子の駆動方法およびその実施に使用する回路 | |
| SU1352644A1 (ru) | Пороговый элемент | |
| JPH0763093B2 (ja) | 電荷転送素子の駆動方法 | |
| JPH0471280B2 (ja) | ||
| JPS6045519B2 (ja) | 電子装置 | |
| JPS5827673B2 (ja) | 電荷移送形半導体装置 | |
| JPH0415560B2 (ja) | ||
| JPS61255066A (ja) | Ｓｃｃｄ駆動方式 | |
| JPS60245277A (ja) | 電荷転送装置 |