JPS60121709A - 消磁用電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電磁チャックの励磁コイル等に一定電圧の直
流電流を極性切換周期を漸減させて正逆交互に供給し、
これにより消磁を行なういわゆるループ減衰消磁法に用
いられる消磁用電源装置に関する。

従来のこの種の電源装置では、整流回路から出力される
一定電圧の直流電流は、一対のリレー等からなる極性切
換回路を経て励磁コイルに供給されている。前記極性切
換回路の作動制御は、従来前記−リレーへの通電を制御
するリミットスイッチおよび該リミットスイッチの開閉
を制御する回転カムによりなされ或いは周方向に分断さ
れた導電帯を有する回転板と、該回転板に接触するブラ
シとからなるスイッチ機構によりなされていた。

しかしながら、前記した伺転カム或いは回転板のような
回転体による切換周期の制御では、励磁コイルに供給さ
れる電流の極性を高速で切換えることはできず、このた
め良好な消磁効果を期待することはできない。また、従
来の前記電源装置では、切換周期のパターンは前記回転
カム或いは前記導電帯が形成された前記回転板によって
決まるため、前記回転カム或いは回転板の加工精度に応
して切換周期のパターンにばらつきが見られ、このため
消磁効果にばらつきが生じることがあった。更に、従来
の前記電源装置では、消磁効果を高めるべく前記切換周
期を変更するには、前記回転カム或いは回転板を取替え
る必要があり、このため容易に切換周期のパターンを変
更することはできなかった。

本発明の目的は、消磁のために励磁コイルに供給される
電流の極性切換の高速化を図り、かつその切換周期のパ
ターンのばらつきを防止することにより、消磁効果に優
れた比較的単純な構成の消磁装置を提供することにある
。

本発明は、基本的には、励磁コイルに消磁のための減衰
交＠磁界を発生させるべく、整流回路から出力される直
流電流を極性切換回路により交互に極性を切換えかつそ
の周期を漸減させて前記励磁コイルに供給させるための
消磁用電源装置において、少なくとも一つの消磁パター
ンが記憶され前記極性切換回路に動作信号を送るメモリ
ー回路と、消磁開始信号の入力により指定されたアドレ
ス指定信号を前記メモリー回路に送りかつクロックパル
ス発生回路からのクロックパルスを受けて前記メモリー
回路に出力されるアドレス指定信号を順次引続くアドレ
ス指定信号に進めるアドレス設定回路とを含み、消磁パ
ターンの進行後前記メモリー回路から前記アドレス設定
回路に送られる休止信号によって休止状態におかれるこ
とを特徴とする。

本発明によれば、前記メモリー回路に記憶された消磁パ
ターンにしたがって前記極性切換回路の動作を制御する
ことにより、該極性切換回路の作動の高速化を図りかつ
その作動のばらつきの防止により一様な消磁パターンの
遂行が可能となり、これにより、比較的単純な構成によ
って、ばらつきのない高い消磁効果を得ることができる
。

本発明が特徴とするところは、図示の実施例についての
以下の説明により、更に明らかとなろう。

第１図には、本発明に係る消磁用電源装置ｌＯがダイヤ
グラムで示されている。前記電源装置ｌＯは、交流電流
ＡＣを整流するための整流回路１２と、該整流回路によ
り出力される一定電圧の直流電流の極性を切換えるため
の極性切換回路１４とを含み、該極性切換回路により極
性が交互に切換えられた直流電流は、例えば電磁チャッ
クの励磁コイル１６に供給される。

前記切換回路１４はメモリー回路１８より出力される動
作信号により制御され、該メモリー回路には、励磁コイ
ル１６への電流の供給休止時間を間に挾んで励磁コイル
１６への一方向の通電時間および逆方向への通電時間の
漸減する比率等を決定する複数の消磁パターンのための
上方が各アドレス毎に記憶されている。前記電流の供給
休止時間を不要とすることができる。

メモリー回路１８は、アドレス設定回路２０からアドレ
ス信号を受け、該アドレス設定回路は消磁開始信号の入
力により、消磁パターンを選択するための初期アドレス
選択手段２２により指定された初期アドレス信号をメモ
リー回路１８に送る。メモリー回路１８は前記初期アド
レス信号に対応するアドレスの動作信号を極性切換回路
１４に送ると共に、前記アドレスの時間指定信号をカウ
ンタ回路２４に送る。

カウンタ回路２４はクロックパルス発生回路２６からの
クロックパルスを受け、該クロックパスル数がメモリー
回路１８からの前記時間指定信号により特定される数値
に達すると、カウンタ回路２４はアドレス変更信号発生
回路２８にリップルキャリーを送る。

前記回路２８がりップルキャリーを受けると、該アドレ
ス変更信号発生回路は、前記アドレス設定回路２０およ
びカウンタ回路２４にそれぞれアドレス変更信号を送る
。

このアドレス変更信号を受けたアドレス設定回路２０は
、選択されたある一つの消磁パターンを遂行すべく前記
メモリー回路１８にアドレス信号を送る。メモリー回路
１８は、このアドレス信号を受け、前記初期アドレス信
号に対応する前記アドレスに引続く新たなアドレスの動
作信号を極性切換回路１４に送ると共に前記した新たな
アドレスの時間指定信号をカウンタ回路２４に送る。こ
のカウンタ回路２４は、前記したと同様、新たな時間指
定信号により特定される数値に前記クロックパルスの数
が達すると前記回路２８にリップルキャリーを送る。

前記した回路動作の繰返しにより、極性切換回路１４は
、メモリー回路１８に記憶されかつ選択された一つの消
磁パターンに沿って前記励磁コイル１６への電流の供給
休止時間を間に挾んで該励磁コイルに正逆の直流電流を
その切換周期を漸減させるべく動作する。前記メモリー
回路１８は、アドレス設定回路２ｏがら受けるアドレス
信号に対応するアドレスが消磁パターンの終ｒに達する
と、アドレス設定回路２ｏに作動体止信号を送り、また
前記励磁コイル１６への電流供給が停止される。

第２図には、本発明に係る前記消磁用電源装置１０の電
気回路が示されており、該電気回路には前記電磁チャッ
クによる磁性体の吸着を可能とすべく、該チャックの励
磁コイル１６に一定電圧の直流電源を供給するための回
路が組込まれており、以下第２図に沿って説明する。

整流回路１２は、一対の電源スィッチＳＷを経て交流電
源ＡＣに接続されている。整流回路１２は整流素子ＳＲ
を備え、該素子の入力端子間にはサージ吸収用バリスタ
ＺＮＲが設けられている。

また、前記電源スィッチＳＷの一方と整流回路１２の入
力端との間には、交流遮断用リレーＣＲ，のａ接点ＣＲ
１ａが挿入されており該接点にはサージ吸収素子ＲＩ　
＋　ＣＩが接続されている。

前記整流回路１２の出力側には、極性切換回路１４を構
成するリレーＭｓの接点Ｍｓｌが挿入されている。図示
の例では、リレーＭｓは主リレーＣＲ２のａ接点ＣＦｉ
　２　ａの閉接により動作する補助リレーＭｓであり、
主リレーＣＲ２のａ接点ＣＲ２ａにはサージ吸収素子Ｒ
２、Ｃ２が接続されている。主リレーＣＲ２のａ接点Ｃ
Ｒ２ａをａ接点Ｍｓ１とすることにより補助リレーＭｓ
を不要とすることができる。前記極性切換回路１４と励
磁コイル１６との間には、サージ吸収素子Ｒ３、Ｃ３、
ＳＡ、が接続されている。

また、前記交流電源ＡＣには、前記一対の電源スィッチ
ＳＷを経て従来よく知られた定電圧電源回路３０が接続
されている。定電圧電源回路３０は、前記リレーＣＲ，
，ＣＲ２，メモリー回路、１８、アドレス設定回路２０
、初期アドレス選択１段２２．カウンタ回路、２４、ク
ロックパルス発生回路２６およびアドレス変更信号発生
回路２８を含む各回路に所定の作動電流を供給する。

前記定電圧電源回路３０からの作動電流の供給を受ける
回路の一つである初期化設定回路３２はプルアップ抵抗
Ｒ４、タイオードＤおよびコンデンサＣ４を備える。前
記回路３２は、前記電源スイッチＳＷの投入後の所定の
時間経過後におけるコンデンサＣ，ｌの端子間電圧が“
Ｌ′°レベルより”　Ｈ”レベルに変化することにより
、装置全体を初期化すべくこの“Ｈ″レベル信号なわち
「１」信号を信号発生回路３４に送る。

この信号発生回路３４は、操作スイッチ３６の切換操作
により該スイッチからｒＯＪ信号を消磁開始信号として
受ける。また、操作スイッチ３６はその切換操作により
前記チャックによる磁性体の吸着保持のために、正励磁
信号発生回路３８に「０」信号を送る。この操作スイッ
チ３６は、中立位置より正励磁位置への操作により該正
励磁位置に機械的に保持され、また消磁位置への操作時
該消磁位置から中立位置に向けて自動復帰するスイッチ
を用いることが望ましい。

前記信号発生回路３８は、プルアップ抵抗Ｒ５、遅延素
子Ｒ６＋　Ｓ、波、形成形用ＮＯＴゲート素子ＩＣ，お
よびオーブンコレクタ用ＮＯＴゲート素子工Ｃ２を備え
る。前記信号発生回路３８は、前記操作スイッチ３６の
操作により該スイッチから「０」信号を受けると、ゲー
ト素子ＩＣ２の出力端より前記信号発生回路３４に休止
信号すなわちｒＱＪ信号を送ると共に、ＮＡＮＤゲート
素子（図には負論理のＮＯＲゲート素子記号で示されて
いる）ＩＣ３に「０」信号を送る。前記ゲート素子ＩＣ
３は、「ｏ」信号を受けることにより、ＮＯＴゲート素
子ＩＣ４およびオープンニレフタ出力形部動用素子■Ｃ
５を経て前記リレーＣＲ，を駆動させる。また、前記駆
動リレーｃＲ７は駆動されることなく補助リレーＭｓの
接点Ｍｓ１は一方の閉接位とに保持される。

、従って、スイッチＳＷの投入後、前記操作スイッチ３
６を正励磁位置へ操作することによ−リ、前記リレーＣ
Ｒ，を駆動させ、これにより前記チャックの励磁コイル
１６に一定電圧の直波電流を供給することができ、前記
チャックに磁性体の保持のための一定の磁界を発生させ
ることができる。

前記操作スイッチ３６の消磁位置への操作によって「０
」信号を受ける信号発生回路３４は。

一対の波形整形用ＮＡＮＤゲート素子ＩＣ６゜ＩＣ，、
（ＩＣ６は負論理のＮＯＲゲート素子記号で示されてい
る）からなるＲＳフリップフロップ４０および単安定マ
ルチバイブレータ４２を備える。フリップフロップ４０
の一方の入力端子４０ａは、前記信号発生回路３８およ
び初期化設定回路３２の出力信号を受け、また他方の入
力端子４０ｂは操作スイッチ３６からの出力信号を受け
る。フリップフロップ４０はその一方の入力端子４０ａ
にｒｌＪ信号を受けた状態で他方の入力端子４０ｂに「
０」信号を受けると、一方の出力端子４０ｃに「１」信
号を出し、また他方の出力端子４０ｄに「Ｏ」信号を出
力する。この出力は、一方の入力端子４０ａの入力信号
が「０」とならない限り、他方の入力端子４０ｂの入力
信号がｒｌＪ信号に変っても変化せず、前記フリップフ
ロップ４０は、その入力端子４０ａに前記正励磁信号発
生回路３８およびメモリー回路１８からの休止信号すな
わち「０」信号を受けることにより、出力信号を反転さ
せる。従って、信号発生回路３８からｒｌＪ信号を受け
た状態で前記操作スイッチ３６から消磁開始信号すなわ
ち「Ｏ」信号を受けると、一方の出力端子４０ｃに「１
」信号を出力しまた他方の出力端子４０ｄにｒＱＪ信号
を出力する。この出力状態は自己保持され、前記スイッ
チ３６のチャタリングが防止される。

前記バイブレータ４２は、その入力端子Ｂに前記フリッ
プフロップ４０からｒｌＪ信号を受けると、その出力端
子Ｑより正の単発パルスを発し、またその出力端子Ｑよ
り負の単発パルスを発する。各単発パルスの幅は抵抗Ｒ
７およびコンデンサＣ６の各値により決定される。

前記フリップフロップ４０の出力端子４０ｄから出力さ
れる「０」信号はメモリー回路１８に送られ、また前記
バイブレータ４２の出力端子Ｑから出力される負の単発
パルスはアドレス設定回路２０に送られる。

アドレス設定回路２０は、図示の例ではＮＡＮ、Ｄゲー
ト素子ＩＣ８，ＩＣ９（ゲート素子ＩＣ８は負論理ＮＯ
Ｒ記号で示されている）を介して相〃に直列に接続され
かつそれぞれ４つの入力端子Ａ−Ｄおよび４つの出力端
子ＱＡ”ＱＤをイ１する２つの７ツプダウンカウンタＩ
、Ｊと、ネｎ期アドレス選択手段２２を構成するプルア
ップ抵抗Ｒ８，Ｒ９および２つのＤＩＰスイッチＤＳと
、ＮＡＮＤゲート素子ＩＣ，。（負論理ＮＯＲ記号で示
されている）と、遅延素子ＲＩＯ、Ｃ７とを備える。前
記した２つのアップダウンカウンタを１つのアップダウ
ンカウンタとすることができる。

前記アップダウンカウンタＪの２つの入力端子Ｃ，Ｄに
はそれぞれＤＩＰスイッチＤＳが接続され、また他の入
力端子Ａ、Ｈには一定電圧Ｖｃｃが印加されている。ま
た、アップダウンカウンタＩの入力端子Ａ−Ｄには一定
電圧Ｖｃｃが印加されている。従って、前記２つのＤＩ
ＰスイッチＤＳの操作によって前記アドレス設定回路２
０に４種類の先頭アドレスを選択することができる。前
記アップダウンカウンタＪの出力端子Ｑ八〜Ｑｎはメモ
リー回路１８の対応するアドレスバスＡ４〜Ａ７に接続
され、またアップダウンカウンタＩの出力端子Ｑ八〜Ｑ
Ｄはメモリー回路１８の対応するアドレスバスＡｏ−Ａ
３に接続されている０両アップグウンカウンタＩ、Ｊの
各出力端子すなわちアドレス設定回路２０の各出力端子
ＱＡ　”ＱＤ　、Ｑ＾〜ＱＤは（１１１１、１１１１）
にブリセントされており、（００００、００００）迄の
状態をとり得る。

前記両アップダウンカウンタＩ、Ｊは、それぞれの］端
子に前記バイブレータ４２の出力端子Ｑからの前記負の
単発パルスを受け、また該単発パルスを前記遅延素子Ｒ
ＩＯ，Ｃ７による所定の時間遅れを以てそれぞれ前記ゲ
ート素子ＩＣ９およびゲート素子ＩＣ，ｏを経てそれぞ
れのＣＫ端子に正の単発パルスとして受ける。前記両カ
ウンタＩ、Ｊはそれぞれの両］およびＣＫ端子に前記し
た単発パルスを受けることにより、各入力端子Ａ−Ｄ、
Ａ−Ｄに設定された信号に対応する出力信号を各出力端
子Ｑ　Ａ”　ＱＤ　、　ＱＡ　”　Ｑ　ｎに出力する。

また、アップダウンカウンタＩは、前記ＣＫ端子に前記
ゲート素子ＩＣ，０を経てアドレス変更信号発生回路２
８からのアドレス変更信号を受けると、該信号を受ける
毎にその出力端子ＱＡ”ＱＤからの出力（１１１１）を
減算する。このアップダウンカウンタＩの出力端子ＱＡ
＝Ｑｎが（ｏｏｏｏ）となると、引続く前記アドレス変
更信号の入力毎に、該アップダウンカウンタの麗端子よ
り負パルスが発せられ、これによりアップダウンカウン
タＪはその出力端子ＱＡ”ＱＤからの出力Ｆ　（＋１１
１）を減算する。

従って、アドレス設定回路２０は、前記両］端子に負の
単発パルスを受けかつアップダウンカウンタＩのＣＫ端
子に「１」信号を受けると、前記ＤＩＰスイッチＤＳに
より特定される選択された先頭アドレス信号をその出力
端子ＱＡ”ＱＤ。

ＱＡ”ＱＤよりメモリー回路１８の対応する各アドレス
／ヘスＡｏ−Ａ７に発し、またアップダウンカウンタＩ
のＣＫ端子にのみｒｌＪ信号を受けると、前記ＤＩＰス
イッチＤＳにより片状された一つの消磁パターンを遂行
すべく前記先頭アドレスに引続く新たなアドレス信号を
前記アドレスバスＡ０〜Ａ７に発する。

メモリー回路１８は、図示の例ではＩＣからなり、アド
レス設定回路２０の前記出力端子ＱＡ〜Ｑｎ　、ＱＡ−
Ｑｎに対応する８つのアドレスバスＡｏ−Ａ、と、８つ
のデータバスＤ、−Ｄ、とを備え、そのσ端子に前記フ
リップフロップ４０の出力端子４０ｄからｒＱＪ信号を
受けると、前記アドレス設定回路２０からのアドレス信
号をアドレスバスＡ、−Ａ７より読取り、該アドレスバ
ス信号により指定されるアドレスに対応する情報をデー
タバスＤ、−Ｄ、に出力する。メモリー回路１８には、
複数の例えば４つの消磁パターンについての情報が入力
されており、上位３ビツトのデータバスＤｓ−Ｄ７から
はそれぞれリレーＣＲ，，ＣＲ２およびリレーＣＲ３の
ための駆動信号が「０」信号として出力される。データ
バスＤ７の駆動信号は前記リレーＣＲ，のａ接点ＣＲＩ
　ａを閉接させるべく前記ＩＣ３に入力される。データ
バスＤ６の駆動信号は、補助リレーＭｓの接点Ｍｓｌを
切換えるべくオープンコレクタ出力形部動用素子ＩＣ，
、に入力され、該素子の出力電圧が低下することにより
主リレーＣＲ２に直流が通じ、これにより該リレーが励
起される。また、データバスＤ５の駆動信号は、オープ
ンコレクタ出力形部動用素子ＩＣ，２に入力され、これ
によりリレーＣＲ３が励起される。このリレーＣＲ３は
、前記装置１０の外部に負荷される機器を極性切換回路
１４のリレーＣＲＩに同期して作動させるための予備リ
レーであり、これを不要とすることができる。また、メ
モリー回路１８のデータバスＤ４からは「０」信号が作
動体止信号として発せられ、この休止信号は、装置１０
を休止状態におくべくＮＯＴゲート素子Ｉｄ口およびオ
ープンコレクタＮＯＴゲート素子ＩＣ，４を経て前記信
号発生回路３４におけるフリップフロップ４０の前記一
方の入力端子４０ａに入力される。メモリー回路１８の
Ｆ位４ビットのデータバスＤ０〜Ｄ３からはカウンタ回
路２４へ時間データが出力される。

メモリー回路１８のデータバスＤ　ｏ　−０３から一間
データすなわち時間指定信号を受けるカウンタ回路２４
は、各データバスＤ０〜Ｄ３に対応する入力端子Ａ−Ｄ
を有するカウンタ４４を備える。前記へイブレータ４２
の出力端子Ｑから発せられる前記圧の単発パルスは、Ｎ
ＯＴゲート素子ＩＣ，１，ＮＡＮＤゲート素子ＩＣ，６
（負論理ＮＯＲ記号で示されている）およびＮＯＴゲー
ト素子ＩＣ，７を経ることにより負の単発パルスとして
前記カウンタ４４の■端子に送られ、また遅延素子Ｒ１
ｌ　＋　０８により所定の時間遅れを以てＮＡＮＤゲー
ト素子ＩＣ，８を経ることにより正の単発パルスとして
前記カウンタ４４のＣＫ端ｒ−に送られる。前記カウン
タ４４はその両ＬＤおよびＣＫ端子に前記した単発パル
スを受けることにより、メモリー回路１８からの時間Ｄ
０〜Ｄ３をその入力端子Ａ−Ｄに読取る。

また、カウンタ４４はそのＣＫ端子に、クロックパルス
発生回路２６からＮＡＮＤゲート素子Ｉ”Ｃｌ９（負論
理ＮＯＲ記号で示されている）および前記ゲート素子Ｉ
Ｃ，、を経てクロックパルスを受け、該クロックパルス
数が前記入力端子Ａ−Ｄより読取られた数値に達すると
、カウンタ４４はその開端子より負のパルスであるリッ
プルキャリーをアドレス変更信号発生回路２８に送る。

前記メモリー回路１８のｆ位４ビー／　トのデータバス
ＤＯ〜Ｄ３からカウンタ４４に出力される時間指定信号
は（００００）〜（１１１１）であり、例えば、カウン
タ４４がｌＯ推進法２′に相当する（００１０）という
時間指定信号を読取ると、該カウンタはクロックパルス
発生回路２６から２つのクロックパルスを受けた後すな
わち該クロックツくルスの発振周期をＴとすると２Ｔ後
、アドレス変更信号発生回路２８にリップルキャリーを
発する。

従って、データバスＤ０〜Ｄ３の時間情報によって１５
Ｔ迄の時間設定が可能であり、更に長い時間設定が必要
な場合には、引続くアドレスにおいて時間の設定に拘り
のない上位４ビツトのデータバスＤ４〜Ｄ７の信号を継
続させて不足する時間を補うべくＦ位４ビットの時間指
定信号り。−Ｄ３を所望の値に設定することができる。

前記クロックパルス発生回路２６は、マルチバイブレー
タ４６を備え、その入力端子ｌＢに「１」信号を受けか
つその入力端子２Ｂに前記フリ、プフロップ４０の出力
端子４０ｃがらｒｌＪ信号を受ける限り、出力端子ＩＱ
より前記ゲート素子ＩＣ＋９＋ＩＣｌ３を経てカウンタ
４４の前記ＣＫ端子にクロックパルスを送る。このクロ
ックパルスの前記発振周期Ｔは、抵抗Ｒ１３。

ＲＩ４およびコンデンサＣ８゜＋　ＣＩ　１により決め
られるが、図示の通りマルチバイブレータ４８にノイズ
フィルタＲＦＣ，，ＲＦＣ２、Ｃ，２。

Ｃｌ３を介して可変抵抗器５０を付加し、該可変抵抗器
の調整によりパルス間隔を増減することによって前記発
振周期Ｔを例えば０．０１秒ないし０．１秒の間でＩＩ
■変とすることができる。

前記クロックパルス発生回路２６は、前記入力端子２Ｂ
に前記フリップフロップ４０の出力端子４０ｃから「０
」信号を受けることにより発振を停止１−シ、また前記
入力端子ＩＨにアドレス変更信号発生回路２８からｒＯ
Ｊ信号であるアドレスデクレメント信号を受けることに
より発振を一時的に停止する。

前記アドレス変更信号発生回路２８は、単安定マルチバ
イブレータ４８を備え、その入力端子Ｂにカウンタ４４
からの前記リップルキャリーを受けると、出力端子Ｑよ
り、抵抗ＲＩ２およびコンデンサＣ９により決まる一定
幅の負のパルス信号をアドレス変更信号すなわちアドレ
スデクレメント信号として前記ゲート素子ＩＣ＋ｏを経
て前記アップダウンカウンタ■の前記ＣＫ端子に送る。

このアドレスデクレメント信号の入力により、前記した
ように前記アドレス設定回路２０は引続くアドレス信号
をメモリー回路１８’に出力すべく動作する。

また、前記アドレスデクレメント信号は、前記ゲート素
子ｉｃ、６　、ＩＣ１，、ＩＣ，、を経てカウンタ４４
の前記ＬＤ端子およびＣＫ端子に送られ、これによりカ
ウンタ４４は前記メモリー回路１８より出力される引続
く新たな時間指定信号を読取る。

更に、前記アドレスデクレメント信号は、前記クロック
パルス回路回路２６の発振を一時的に停止トさせるため
該パルス発生回路の前記久方端ｒＩＢに送られる。

本発明に係る前記装置においては、前記したように、ｔ
）１１記操作スイッチ３６を正励磁位置へ操作すること
により、前記ゲート素子Ｉｃ３にｒＱＪ信号をグ・へ、
これにより前記リレーＣＲ，を駆動させて補助リレーＭ
ｓを励起し、そのａ接点ＣＲＩ　ａを閉接させることが
できる。また、前記信号発生回路３４における前記フリ
ップフロップ４０の出力端子４０ｃ　、４０ｄには、そ
れぞれ［ＯＪ倍信号よびｒｌＪ信号が出力されることか
ら、前記クロックパルス回路２６の発振が停止され、ま
た前記メモリー回路１８のデータバスＤ６からは「ｌ」
信号が出方され、これにより補助リレーＭｓの接点Ｍｓ
１は〜方の閉接位置に保持される。

従って、前記スイッチ３６の操作により、前記チャック
の励磁コイル１６に一定の直流電流を供給することがで
き、これにより前記チャックに定磁界を発生させて該磁
界により前記チャックに磁性体を吸着保持させることが
できる。

また、前記磁性体の前記チャックからの除去に際し、該
チャックの残留磁気を消去するのに適正な消磁パターン
が前記初期アドレス選択手段２２の前記ＤＩＰスイッチ
ＤＳの操作により決定される。その後、前記操作スイッ
チ３６を消磁位置へ操作することにより、前記フリップ
フロップ４０の出力端子４０ｃ　、４０ｄのそれぞれの
出力を反転することができる。このフリップフロップ４
０の出力の反転により前記アドレス設定回路２０はＤＩ
ＰスイッチＤＳにより選゛択された一つの先頭アドレス
指定信号をメモリー回路１８に出力し、該メモリー回路
は、例えばそのデータバスＤ７〜Ｄ−，ｌに（＋１１１
）すなわち１６進法の表示による“Ｆ′の信号を出力し
、またデータバスＤ３〜Ｄ０に（＋１１１）すなわち１
６進法の表示による“Ｆｏｏの信号を出力する。これに
よりデータバスＤ３〜Ｄ０で特定される１５Ｔ秒間前記
リレーＣＲＩ　、ＣＲ２、ＣＲ３が非励起状態におかれ
て前記励磁コイルへの通電が停止される。

前記クロックパルス発生回路２６からのクロックパルス
数が１５に達するとすなわち１５Ｔ秒後、カウンタ回路
２４は前記アドレス変更信号発生回路２８にリップルキ
ャリーを発し、これによりアドレス変更信号発生回路２
８はアドレス変更信号を発する。このアドレス変更信号
により前記アドレス設定回路２０は前記先頭アドレス信
号に引続くアドレス指定信号すなわち先頭アドレスより
もｒｌＪを減算されたアドレス指定信号をメモリー回路
１８に出力する。その結果、＋ｉｉｆ記メモサメモリ−
回路１８えば、そのデータバスＤ７〜Ｄ４ニ（Ｏｏｌｌ
）すなｈち１６進法の表示による“３“信号を出力し、
またそのデータバスＤ３〜Ｄｏに（＋１１１）すなわち
１６進法の表示による°“Ｆ　”の信号を出力する。こ
れにより、１５Ｔ秒間前記リレーＣＲ，および前記リレ
ーＣＲ２を励起させる。前記リレーＣＲ。

の励起によりそのリレー接点ＣＲＩ　ａが閉接され、前
記リレーＣＲ２の励起により前記リレーＭｓの接点Ｍｓ
ｌが他方の閉接位置に保持される。その結果、１５Ｔ秒
間励磁コイル１６には逆電流が流れる。

以下順次、前記メモリー回路に記憶されかつ前記ＤＩＰ
スイッチＤＳにより選択された消磁パターンに沿って、
例えば第３図に示されているように、リレーＣＲ，，Ｃ
Ｒ２の作動が制御され、励磁コイル１６に極性が切換え
られかつ切換周期の漸減する一定値の電流が供給され、
これにより前記チャックの残留磁気の消去が完Ｔする。

前記消磁パターンの遂行が完了すると前記メモリー回路
１８のデータバスＤ４からのｒｌＪ信号により前記装置
１０は休止状態におかれる。

次に、表１および表２にそれぞれ異なる消磁パターンの
ための、メモリー回路１８に記憶されるデータを例示す
る。

１：二色基し−Ｊ ＥＦ　３Ｆ　（以Ｆ繰返し） μＤ　３Ｃ ＥＣＢＦ ＥＢ　Ｂ４ ＥＡ　ＦＦ Ｂ９　Ｆ４ Ｅ　８　７６ Ｂ７　ＦＦ Ｂ６　Ｆ４ Ｅ　５　３５ Ｂ４　ＢＦ Ｂ３　Ｂ４ Ｂ２　ＦＦ ＥＩ　Ｆ４ Ｅ　０　７４ ＤＦ　ＦＦ ＤＥ　Ｆ４ ＤＤ　３３ ＤＣＢＦ ＤＢ　Ｂ４ ＤＡ　ＦＦ ０９　Ｆ４ Ｄ　８　７２ ０７　ＦＦ Ｄ６　Ｆ４ Ｄ５　３１ ０４　ＢＦ Ｄ３　Ｂ４ Ｄ２　ＦＦ ＤＩ　Ｆ４ Ｄｏ　ＦＦ ０Ｆ　Ｆ４ ＣＥ　ＥＦ 、−一／へス　＝　） 表　１゜ データＮｏ、　２　（コメント省略）　表　２゜アドレ
ス　−一タ　Ｌ上ｙｚ−ｊヨノ　ム五二：ｘ　７”　−
ノアＦ　ＦＦ　６７　７Ｆ　４Ｆ　７２ ７Ｅ　Ｆ４　６６　ＦＦ　４Ｅ　ＦＦ ７Ｄ　３Ｆ　６５　Ｆ４　４０　Ｆ４ ７Ｃ３Ｆ　６４　３Ｆ　４Ｃ３１ ７８３Ｆ　６３　８Ｆ　４Ｂ　ＢＦ ７Ａ　３Ｄ　６２　Ｂ４　４Ａ　Ｂ４ ７９　ＢＦ　６１　ＦＦ　４９　ＦＦ ７８　Ｂ４　６０　Ｆ４　４８　Ｆ４ ７７　ＦＦ　５Ｆ　７６　４７　ＦＦ ７６　Ｆ４　５Ｅ　ＦＦ　４６　Ｆ４ ７５　７Ｆ　５Ｄ　Ｆ４　４５　ＥＦ ７４　７Ｆ　５Ｃ３５（終　ｒ） ７３　７Ｆ　５８　ＢＦ ７２　７４　５Ａ　８４ ７１　ＦＦ　５９　ＦＦ ７０　Ｆ４　５８　Ｆ４ ６Ｆ　３Ｆ　５７　７４ ６Ｅ　３Ｆ　５６　ＦＦ ６Ｄ　３Ｃ５５Ｆ４ ６ＣＢＦ　５４　３３ ６８　Ｂ４　５３　８Ｆ ６Ａ　ＦＦ　５２　Ｂ２ Ｓ３　Ｆ４　５１　ＦＦ ６８　７Ｆ　５０　Ｆ４ 前記各表におけるアドレスおよびデータは、１６進法で
表示されており、例えばアドレスＦＦは（１１１１、１
１１１）に相当し、またデータＦＦはデータバスＤ７〜
Ｄ４．Ｄ３〜Ｄ０の出力が（ＩＩ＋　、　＋１１１）に
相当する。従って、例えば、表１におけるアドレスＦＦ
、ＦＥのデータＦＦ。

Ｆ４によれば、各」１位４ビットの値゛Ｆ“で休止状態
が特定され、この休止状態はド位４ビットすなわちデー
タバスＤ３〜Ｄｏの各値の和すなわち２０Ｔ秒（Ｔ−は
前記したクロックパルス発振周期）間保持される。また
、引続く逆励磁の状態はデータ３Ｆ、３Ｆ、３Ｆ、３Ｄ
の各上位４ビツトの値である“３″すなわちデータバス
Ｄ７〜Ｄ４　（００１１）で特定され、またその時間は
下位４ビツトの値の和すなわち６１Ｔ秒である。

従って、メモリー回路１８に記憶された表１に沿った消
磁パターンを遂行するには、初期アドレス（Ｆ　、　Ｆ
）すなわち（１１１１、１１１１）をアドレス設定回路
２０に指定すべく初期アドレス選択ｆ１段２２の両ＤＩ
ＰスイッチＤＳを開放状態にした後、操作スイッチ３６
を消磁位置に操作すればよい。また１表２に沿った消磁
パターンの遂行には、初期アドレス（７，Ｆ）すなわち
（０１１１、１１１１）をアドレス設定回路２０に指定
すべくアップダウンカウンタＪのＤ入力端子に対応する
一方のＤＩＰスイッチＤＳのみを閉接すればよい。

前記消磁装置１０によれば、前記したように、ＤＩＰス
イッチＤＳの操作のみによって複数の消磁パターンの中
の最適な消磁パターンを選択することができる。また、
励磁コイルに供給される電流の切換えのためのリレーの
制御は、メモリー回路の情報に基づいて電気的に制御さ
れることから、選択された消磁パターンにばらつきが生
じることなく、また高速での極性切換が■■能となるこ
とから、均一でしかも極めて良好な消磁効果を売ること
ができる。さらに、クロックパルス発生回路のパルス発
生周期を目ｆ変とすることにより、選択された一つの消
磁パターンについても消磁時間を増減することができ、
これにより最適な消磁効果を得ることができる。

前記メモリー回路１８に前記したような複数の消磁パタ
ーンを並列的に記憶させることに代えて、メモリ、−回
路１８に単一の消磁パターンを記憶させ、該消磁パター
ンの消磁開始アドレスを初期アドレス選択手段により選
択することによって、複数の消磁パターンを選択するこ
とができる。

また、メモリー回路１８に単一の消磁パターンを記憶さ
せ、前記初期アドレス設定手段を不要とし、前記アドレ
ス選択手段によって指定される消磁開始アドレスすなわ
ち先頭アドレスを固定することによっも、単一の消磁パ
ターンをばらつきなく高い反復性で再現することができ
、これにより、従来に比較して均一で良好な消磁効果を
得ることができる。

また、極性νＪ換回路１４として、トランジスタを用い
た従来よく知られたインバータのような電気的ジノ換回
路を用いることができる。

前記したところでは、前記メモリー回路のデータバスの
上位４ビツトを制御状態の情報信号とし、また下位４ビ
ツトを時間情報信号として使用した例について説明した
が、前記表１について説明したところから明らかなよう
に、引続くアドレスに先のアドレスと同一の制御状態を
記憶させることによって、それぞれの制御状態の継続時
間を制御することができることから、前記した時間情報
を記憶させることに代えて、引続くアドレスに先のアド
レスにおけると同一の制御状態を記憶させ、この同一制
御状態の継続するアドレスの個数によってそれぞれの制
御状態の継続時間を制御することができる。この場合、
メモリー回路のアドレスは、アドレス設定回路２０のゲ
ート素子ＪＣ１ｏを経てアップダウンカウンタエのＣＫ
端子に加えられる前記クロックパルス発生回路からのグ
ロックパルスにより、該パズル単位時間毎に引続くアド
レスに進められる。そのため、前記カウンタ回路２４が
不要となり、さらに前記クロ、ンクパルス発生回路から
のクロックパルスがアドレス変更信号として作用するこ
とから、アドレス変更信吟発生回路が不要となり、これ
により一層の構成の中純化を図ることかり能となる。

【図面の簡単な説明】

第１図は本発明に係る消磁用電源装置を示すダイヤフラ
ムであり、第２図は本発明に係る消磁装置の電気回路図
であり、第３図は第２図に示したリレーおよび励磁コイ
ルの励磁状態を示すタイムチャートである。 １２：整流回路、　１４：極性切換回路、１６：励磁コ
イル、１８：メモリー回路、２０ニアトレス設定回路、 ２２：初期アドレス選択手段、 ２４：カウンタ回路、 ２６：クロックパルス発生回路、 ２８ニアドレス変更信号発生回路。 代理人　弁理士　松　永　宣　行

Claims (1)

【特許請求の範囲】
1. 励磁コイルに消磁のための減衰交幅磁界を発生させるべ
   く、整流回路から出力される直流電流を極性切換回路に
   より交互に極性を切換えかつそのジノ換周期を漸減させ
   て前記励磁コイルに供給するための消磁用電源装置であ
   って、少なくとも一つの消磁パターンが記憶され前記極
   性切換回路に動作信号を送るメモリー回路と、消磁開始
   信号の入力により指定されたアドレス指定信号を前記メ
   モリー回路に送りかつクロックパルス発生回路からのク
   ロックパルスを受けて前記メモリー回路に出力されるア
   ドレス指定信号を順次引続くアドレス指定信号に進める
   アドレス設定回路とを含み、消磁パターンの進行後前記
   メモリー回路から前記アドレス設定回路に送られる休止
   信号によって休止状態におかれることを特徴とする消磁
   装置。